特許

J-GLOBAL ID：201803021187471900

半導体記憶素子、半導体記憶装置、および半導体システム

発明者： 塚本 雅則
出願人/特許権者： ソニーセミコンダクタソリューションズ株式会社
代理人 (4件)： 亀谷 美明 ,  金本 哲男 ,  萩原 康司 ,  松本 一騎
公報種別：公開公報
出願番号（国際出願番号）：特願2016-206246
公開番号（公開出願番号）：特開2018-067664
出願日： 2016年10月20日
公開日（公表日）： 2018年04月26日
要約：

【課題】平面面積がより縮小された半導体記憶素子を提供する。【解決手段】少なくとも一部が強誘電体材料からなるゲート絶縁膜を有するメモリセルトランジスタと、ソースまたはドレインの一方が前記メモリセルトランジスタのゲート電極と接続層を介して接続され、ゲート絶縁膜が前記メモリセルトランジスタのゲート絶縁膜と前記接続層を挟んで積層方向に対向するように設けられる選択トランジスタと、を備える、半導体記憶素子。【選択図】図2

請求項（抜粋）：

少なくとも一部が強誘電体材料からなるゲート絶縁膜を有するメモリセルトランジスタと、 ソースまたはドレインの一方が前記メモリセルトランジスタのゲート電極と接続層を介して接続され、ゲート絶縁膜が前記メモリセルトランジスタのゲート絶縁膜と前記接続層を挟んで積層方向に対向するように設けられる選択トランジスタと、 を備える、半導体記憶素子。

IPC (4件)：

H01L 21/824 ,  H01L 27/105 ,  G11C 11/22 ,  H01L 27/10

FI (3件)：

H01L27/10 444A ,  G11C11/22 503 ,  H01L27/10 461

Fターム (32件)：

5F083FR05 ,  5F083GA10 ,  5F083GA27 ,  5F083HA02 ,  5F083JA02 ,  5F083JA05 ,  5F083JA12 ,  5F083JA13 ,  5F083JA15 ,  5F083JA17 ,  5F083JA19 ,  5F083JA36 ,  5F083JA37 ,  5F083JA39 ,  5F083JA40 ,  5F083JA56 ,  5F083JA60 ,  5F083KA01 ,  5F083KA05 ,  5F083LA12 ,  5F083LA16 ,  5F083MA06 ,  5F083MA16 ,  5F083MA19 ,  5F083NA01 ,  5F083PR06 ,  5F083PR21 ,  5F083PR33 ,  5F083PR34 ,  5F083PR36 ,  5F083PR40 ,  5F083ZA11