文献

J-GLOBAL ID：201902110229239618   整理番号：19S2400468

0.29-μm2 trench cell technologies for 1G-bit DRAMs with open/folded-bit-line layout and selective growth technique

著者 (14件)： Noguchi, M. (Toshiba Corp) ,  Ozaki, T. (Toshiba Corp) ,  Aoki, M. (Toshiba Corp) ,  Hamamoto, T. (Toshiba Corp) ,  Habu, M. (Toshiba Corp) ,  Kato, Y. (Toshiba Corp) ,  Takigami, Y. (Toshiba Corp) ,  Shibata, T. (Toshiba Corp) ,  Nakasugi, T. (Toshiba Corp) ,  Niiyama, H. (Toshiba Corp) ,  Tokano, K. (Toshiba Corp) ,  Saito, Y. (Toshiba Corp) ,  Hoshi, T. (Toshiba Corp) ,  Watanabe, S. (Toshiba Corp)
資料名： Digest of Technical Papers - Symposium on VLSI Technology
ページ： 137-138  発行年： 1995年 
JST資料番号： SCOPUS  ISSN： 0743-1562  CODEN： DTPTE