文献
J-GLOBAL ID：201902206011876869   整理番号：19S0426449

A 4×4-bit multiplier LSI implementation of two phase clocking subthreshold adiabatic logic

  • 出版者サイト 複写サービスで全文入手
  • 高度な検索・分析はJDreamⅢで
著者 (3件)：
Kato, Kazunari

Kato, Kazunari について

(Graduate School of Engineering, Gifu University)

Graduate School of Engineering, Gifu University について

, 
Takahashi, Yasuhiro

Takahashi, Yasuhiro について

(Dept. of Electrical, Electronic and Computer Eng., Faculty of Eng., Gifu University)

Dept. of Electrical, Electronic and Computer Eng., Faculty of Eng., Gifu University について

, 
Sekine, Toshikazu

Sekine, Toshikazu について

(Dept. of Electrical, Electronic and Computer Eng., Faculty of Eng., Gifu University)

Dept. of Electrical, Electronic and Computer Eng., Faculty of Eng., Gifu University について


資料名：
Conference Proceedings - 13th IEEE International NEW Circuits and Systems Conference, NEWCAS 2015

Conference Proceedings - 13th IEEE International NEW Circuits and Systems Conference, NEWCAS 2015 について


発行年： 2015年 
JST資料番号： SCOPUS  ISBN： 9781479988938 
発行国： アメリカ (USA)  言語： 英語 (EN)
タイトルに関連する用語 (1件)：
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです
LSI

LSI について


前のページに戻る

TOP

BOTTOM