文献

J-GLOBAL ID：201902210828908055   整理番号：19A2342018

新しい認知計算作業負荷のためのメモリ近傍およびストレージ内FPGA加速【JST・京大機械翻訳】

Near-Memory and In-Storage FPGA Acceleration for Emerging Cognitive Computing Workloads

著者 (9件)： Dhar Ashutosh (University of Illinois) ,  Huang Sitao (University of Illinois) ,  Xiong Jinjun (University of Illinois; IBM Research) ,  Jamsek Damir (IBM Systems) ,  Mesnet Bruno (IBM Systems) ,  Huang Jian (University of Illinois) ,  Kim Nam Sung (University of Illinois) ,  Hwu Wen-mei (University of Illinois) ,  Chen Deming (University of Illinois)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： ISVLSI  ページ： 68-75  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： Mooreの法則における減速は,性能とエネルギーの貧弱なスケーリングをもたらした。スケーリングにおけるこの減速は,認知計算応用の爆発的成長を伴い,高性能とエネルギー効率の高い解の要求を生み出す。この気候,FPGAに基づく加速器は,認知計算作業負荷のための加速器を展開するための潜在的プラットフォームとして出現している。しかし,スケーリングにおける減速はメモリのスケーリングとI/O帯域幅を制限する。さらに,オフチップメモリと計算ユニット間のデータ転送において,エネルギーの成長部分を使用した。従って,これまでに,加速器に利用可能な帯域幅を最大化するために,近メモリとインストローグ計算を活用する必要があり,さらにエネルギー効率を改善する必要がある。本論文において,著者らは,近メモリとインストローグ環境におけるFPGAを活用するための事例を作り,そのようなシナリオにおける機会と課題を提示した。著者らは,概念的FPGAベースの近データ処理アーキテクチャを導入し,アーキテクチャ,システム,および認知計算作業負荷を加速するためのコンパイラにおける革新について議論する。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 気候 ,  帯域幅 ,  *計算 ,  エネルギー効率 ,  データ転送 ,  データ処理 ,  *FPGA ,  コンパイラ ,  *記憶装置 ,  加速器 ,  計算機アーキテクチャ
準シソーラス用語： Mooreの法則 ,  *ストレージ装置 , 【Automatic Indexing@JST】

分類 (2件)： 図形・画像処理一般  (JE04010I) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (7件)： 認知 ,  計算 ,  作業負荷 ,  近傍 ,  ストレージ ,  FPGA ,  加速