文献
J-GLOBAL ID:201902211213366268   整理番号:19A0188193

パッケージ基板に埋め込まれたワイヤによる高速通信チップからのマイクロケーブル【JST・京大機械翻訳】

Micro-Cables out of High-Speed Communication Chip through Embedded Wires in the Package Substrate
著者 (1件):
資料名:
巻: 2018  号: ICSJ  ページ: 109-112  発行年: 2018年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
高速チップパッケージI/Oブレークアウトソリューションを,数百Gbpsチップ-チップ相互接続のために,基板に高密度埋込みワイヤを通して直接ケーブルパッケージアタッチメントを使用することによって開発した。この方法は,二軸マイクロケーブルをパッケージエッジ上に滑らかに接続するために基板埋込みワイヤを利用するので,チャネル電気的挙動の広帯域特性化を,最小インピーダンス不整合とわずかな電圧反射で70GHzまで得た。信号完全性実証のために,小さな挿入損失とクロストーク雑音を示した。この革新的で先進的なパッケージ-ケーブル化アーキテクチャを用いて,高いI/Oカウント(>300SerDes TX/RX)を,コネクタまたはソケットアダプタなしで,大きな有機基板(>70の70mm)上で物理的に達成することができた。従来の損失性車載PCBルーチングは,アクティブ中継器またはリタイマを追加することなく,112Gbpsチップワイヤライン通信のために3m以上に達する柔軟で低損失のケーブルによって全体的に置き換えられる。アレイ場におけるPTHs,BGA,および着陸ピンパッドのようなパッケージ垂直経路上の大きな信号不連続性と結合も避けられる。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
図形・画像処理一般 
タイトルに関連する用語 (4件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る