文献
J-GLOBAL ID:201902215428514812   整理番号:19A1696644

ステンシル計算を対象としたメモリアクセスを最適化するラインバッファ自動挿入手法の検討

著者 (4件):
資料名:
巻: 119  号: 18(RECONF2019 1-19)(Web)  ページ: 11-16 (WEB ONLY)  発行年: 2019年05月02日 
JST資料番号: S0532B  ISSN: 0913-5685  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: 日本 (JPN)  言語: 日本語 (JA)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
高位合成ツールはプログラム内に記述されたループを効率的にパイプライン化するために最先端のスケジューリングアルゴリズムを使用している.しかしながら,ループ間のデータ依存関係により,高位合成により生成された回路の実行時間が低下する場合がある.実行時間を低下させるループ間依存において,特に我々はメモリアクセスによる性能低下に着目する.本研究ではメモリアクセスによる性能低下を改善するために,ラインバッファを自動挿入する手法について検討する.本研究の目標は様々なアプリケーションに対して自動的にメモリアクセスを最適化する手法であるが,本稿ではステンシル計算に対してラインバッファを自動挿入する手法を適用する.提案手法の有効性を確認するために,PolyBench4.2に含まれる2次元ヤコビ法と3次元熱方程式に対して実行時間を測定したところ,提案手法を適用した回路は適用前の回路と比較してそれぞれ2.24倍,1.30倍の性能向上を達成した.(著者抄録)
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
汎用演算制御装置  ,  数値計算 
引用文献 (10件):
  • A. Sanaullah, R. Patel, and M. C. Herbordt. An empirically guided optimization framework for FPGA OpenCL. In In International Conference on Field Programmable Technology, pages 49-56, 2018.
  • Intel FPGA SDK for OpenCL Pro Edition: Best Practice Guide. https://www.intel.com/content/www/us/en/programmable/documentation/mwh1391807516407.html. Accessed: 2019/4/5.
  • J. Liu, J. Wickerson, and G. A. Constantinides. Loop splitting for efficient pipelining in high-level synthesis. In 2016 IEEE 24th Annual International Symposium on Field-Programmable Custom Computing Machines (FCCM), pages 72-79, 2016.
  • X. Gao, J. Wickerson, and G. A. Constantinides. Automatically Optimizing the Latency, Area, and Accuracy of C Programs for High-level Synthesis. In Proceedings of the 2016 ACM/SIGDA International Symposium on Field-Programmable Gate Arrays, pages 234-243, 2016.
  • G. Roth, J. Mellor-Crummey, K. Kennedy, and R. G. Brickner. Compiling stencils in high performance Fortran. In SC ’97: Proceedings of the 1997 ACM/IEEE Conference on Supercomputing, pages 1-20, 1997.
もっと見る
タイトルに関連する用語 (5件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る