文献

J-GLOBAL ID：201902216556140161   整理番号：19A1937092

SLAM マルチコア埋込みシステムのための高性能でエネルギー効率の良いハイブリッド最終レベルキャッシュアーキテクチャ【JST・京大機械翻訳】

SLAM: High Performance and Energy Efficient Hybrid Last Level Cache Architecture for Multicore Embedded Systems

著者 (2件)： Bhosale Swapnil (Department of Electrical and Computer Engineering, Colorado State University, Fort Collins, CO, U.S.A.) ,  Pasricha Sudeep (Department of Electrical and Computer Engineering, Colorado State University, Fort Collins, CO, U.S.A.)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： ICESS  ページ： 1-7  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： メモリ性能は,現代の埋め込みマルチコアチップ設計における重要なボトルネックである。本論文では,従来のSRAMのみ,STTRAMのみ,および以前に提案されたハイブリッドSTTRAM-SRAM LLCアーキテクチャと比較して,より良好な電力性能トレードオフを提供するために,SRAMと新しいSpin-Transfer Torque Randomアクセスメモリ(STTRAM)を組み合わせたハイブリッド最終レベルキャッシュ(LLC)アーキテクチャを提案した。ハイブリッドLLCのSTTRAM領域への書込み動作を低減し,その結果STTRAMの書込みエネルギーを最小化するためのフレームワーク(SLAMと呼ぶ)を提案した。著者らの実験結果は,SLAMが,様々な並列アプリケーションのためのSTTRAMの書込み待ち時間と書込みエネルギーを低減するために,2つの最先端技術と比較して,29.23%と5.94%の全LLCエネルギー節約と6.863%と0.407%の性能改善を達成することを示した。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 省エネルギー ,  *エネルギー効率 ,  待ち時間 ,  *計算機アーキテクチャ ,  電力 ,  SRAM
準シソーラス用語： 最先端技術 ,  並列アプリケーション ,  *埋込みシステム ,  *マルチコアプロセッサ , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： SLAM ,  マルチコア ,  埋込みシステム ,  高性能 ,  エネルギー効率