文献

J-GLOBAL ID：201902216603840663   整理番号：19A2088881

低電力応用のためのTFETベースロバスト7T SRAMセル【JST・京大機械翻訳】

TFET-Based Robust 7T SRAM Cell for Low Power Application

著者 (5件)： Ahmad Sayeed (Department of Electronics Engineering, Zakir Husain College of Engineering and Technology, Aligarh Muslim University, Aligarh, India) ,  Ahmad Syed Afzal (Department of Electronics Engineering, Zakir Husain College of Engineering and Technology, Aligarh Muslim University, Aligarh, India) ,  Muqeem Mohd (Department of Electronics Engineering, Zakir Husain College of Engineering and Technology, Aligarh Muslim University, Aligarh, India) ,  Alam Naushad (Department of Electronics Engineering, Zakir Husain College of Engineering and Technology, Aligarh Muslim University, Aligarh, India) ,  Hasan Mohd (Department of Electronics Engineering, Zakir Husain College of Engineering and Technology, Aligarh Muslim University, Aligarh, India)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 66  号： 9  ページ： 3834-3840  発行年： 2019年 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： TFETは将来の超低電力応用の潜在的候補として出現した。しかしながら,一方向性と貧弱な駆動電流は,それらが書込み動作に決定的に影響するので,静的ランダムアクセスメモリ(SRAM)におけるそれらの配置に対する最大の障害である。本論文では,最初に,著者らは,以前のp-n-i-nデバイス(SP-DGTFET)に基づく二重ポケット二重ゲートトンネルFET(DP-DGTFET)を有する新しいデバイス構造を提案した。提案した装置は,I_ON,I_ON/I_OFF,およびSSと同等のI_OFFに関して改善された特性を示した。提案したデバイスを用いて設計したSRAMセルは,書込みマージン(WM)を大幅に改善した。DP-DGTFETに基づく外向きアクセス-6T(O-6T)セルは,V_dd=0.7VにおけるSP-DGTFET対応物と比較して,18×の高いWMを強化した。次に,新しい7T SRAMセルを提案し,特に書込み能力に関して回路性能をさらに向上させた。提案したセルは,読出しと書込み安定性を強化するために,分離した読出しバッファとカラム電圧崩壊書込み支援を利用する。また,SRAMセルのいくつかの他の構成に対するこれらのポケット素子の実現可能性を調べた。新しいデュアルポケット素子を用いて設計した提案した7Tセルは,既存の7Tセル(V_dd=0.5V)と比較して,2.2×より小さい書込みパワーと,同様の読出しパワーを消費しながら,8×高いWM,1.3×小さい書込み遅延,類似のRSNMと読み遅れを提供した。提案したセルはまた,電圧崩壊により選択されたカラムで起こる半選択擾乱をうまく除去できる。したがって,提案したセルは,高い安定性と低い電力要件を要求する応用のための良好な選択となり得る。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： RAM【メモリ】 ,  *電力 ,  素子構造 ,  電力応用 ,  回路特性 ,  *SRAM
準シソーラス用語： 電圧崩壊 ,  読出し ,  書込マージン ,  二重ゲート ,  駆動電流 ,  一方向性 ,  超低消費電力 ,  *トンネル電界効果トランジスタ , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  トランジスタ  (NC03070N)

タイトルに関連する用語 (6件)： 低電力 ,  応用 ,  TFET ,  ロバスト ,  SRAM ,  セル