文献

J-GLOBAL ID：201902217038804067   整理番号：19A0186858

深層学習におけるソフトマックス関数のための高速で低複雑なアーキテクチャ【JST・京大機械翻訳】

A High-Speed and Low-Complexity Architecture for Softmax Function in Deep Learning

著者 (5件)： Wang Meiqi (School of Electronic Science and Engineering, Nanjing University, Nanjing, China) ,  Lu Siyuan (School of Electronic Science and Engineering, Nanjing University, Nanjing, China) ,  Zhu Danyang (School of Electronic Science and Engineering, Nanjing University, Nanjing, China) ,  Lin Jun (School of Electronic Science and Engineering, Nanjing University, Nanjing, China) ,  Wang Zhongfeng (School of Electronic Science and Engineering, Nanjing University, Nanjing, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： APCCAS  ページ： 223-226  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 最近,深いニューラルネットワーク(DNNs)のハードウェアアーキテクチャ設計のための著しい改善が達成された。しかし,DNNsにおいて広く使われているソフトマックス関数のハードウェア実装は,あまり研究されていない。これは,高価な分割と指数化ユニットを含んでいる。本論文は,ソフトマックス関数の効率的ハードウェア実装を実行した。この関数を単純化するために,数学的変換と線形あてはめを用いた。多重アルゴリズム強度低減戦略と高速加算法を用いてアーキテクチャを最適化した。これらの技術を用いることにより,乗算器のような複雑な論理ユニットが除去され,メモリ消費は大幅に低減されるが,精度損失は無視できる。提案した設計を,ハードウェア記述言語(HDL)を用いて符号化し,TSMC28nm CMOS技術の下で合成した。合成結果は,アーキテクチャが8ビット入力データに対して6.976G/sのスループットを達成することを示した。463.04Gb/s(mm~2mW)の電力効率が達成され,0.015mm2の面積資源のみをコストする。著者らの知る限りでは,これはオープン文献におけるソフトマックスのための効率的なハードウェア実装に関する最初の研究である。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： ニューラルネットワーク ,  乗算器 ,  記憶装置 ,  スループット ,  線形性 ,  *計算機アーキテクチャ ,  簡素化 ,  ハードウェア記述言語 ,  *高速度 ,  アルゴリズム ,  最適化 ,  多重化 ,  加算
準シソーラス用語： ハードウェア実装 ,  *深層学習 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： 深層学習 ,  ソフト ,  関数 ,  アーキテクチャ