抄録/ポイント：
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
グラフィックス処理ユニット(GPU)は,並列スレッド実行のための大量のハードウェア資源を含んでいる。しかしながら,資源は実行時間の間完全に利用されず,観測されたスループットはしばしばピーク性能の下に落ちる。主要な原因は,GPUが実行時に十分な数のワープを展開できないことである。レジスタファイルの限られたサイズは,1つのCTAがレジスタの数十キロバイトを取り上げるので,協調スレッドアレイ(CTAs)の数を制約する。著者らは,CTAの実際の作業セットサイズが一般的に非常に小さく,したがって,追加のCTAsが実行される余地があることを観察した。本論文では,同時CTAsの数を増加させることにより,全体スループットを改善するFineRegと呼ばれる新しいGPUアーキテクチャを提案した。特に,FineRegは,モノリシックレジスタファイルを二つの領域に分割し,一つはアクティブなCTAsに対して,もう一つはCTAsに対するものである。FineRegを用いて,GPUは,活性なCTAsによって必要とされるすべてのレジスタを割り当てることによって,正常な実行を始めた。CTAのすべてのワープが停止すると,FineRegは,CTAのライブレジスタ(すなわち,作業セット)をペンディングCTA領域に移動させ,新しく活性化されたCTAにレジスタを割り当てることにより追加のCTAを発射する。アクティブまたはペンディング-CTA領域のレジスタが使用されると,FineRegは追加のCTAsを導入することを停止し,能動的なCTAsの間のコンテキストスイッチングを簡単に実行する。したがって,FineRegは,CTAレジスタの有効サイズを減少させることによって,同時のCTAsの数を増加させる。実験結果は,FineRegが従来のGPUアーキテクチャ上で性能改善の32.8%を達成することを示した。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
