文献

J-GLOBAL ID：201902222468325845   整理番号：19A1383947

メモリ低減LTE-Advanced Turbo復号器のFPGA実装と電力推定【JST・京大機械翻訳】

FPGA Implementation and Power Estimation of a Memory-Reduced LTE-Advanced Turbo Decoder

著者 (3件)： Shi Yaqin (College of Electronic and Information Engineering, Key Laboratory of Networks, Cloud Computing Security of University of Chongqing, Southwest University, Chongqing, China) ,  Zhan Ming (College of Electronic and Information Engineering, Key Laboratory of Networks, Cloud Computing Security of University of Chongqing, Southwest University, Chongqing, China) ,  Zeng Jie (College of Electronic and Information Engineering, Key Laboratory of Networks, Cloud Computing Security of University of Chongqing, Southwest University, Chongqing, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： iThings/GreenCom/CPSCom/SmartData  ページ： 607-611  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,LTE先進標準におけるメモリ削減Turbo復号器のフィールドプログラマブルゲートアレイ(FPGA)に関する設計と実装を示した。従来のTurbo復号化アーキテクチャに逆再計算モジュールを挿入することにより,状態計量キャッシュ(SMC)容量を50%低減した。電力推定は,従来のTurbo復号器と比較して,提案した復号化アーキテクチャの全体電力消費が,50MHz,75MHzおよび100MHzの動作周波数で,それぞれ,24%,29.7%および31%減少することを実証した。さらに,復号化性能は最適Log-MAPアルゴリズムのそれに非常に近い。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 計算機アーキテクチャ ,  *FPGA ,  キャッシュメモリ ,  電力消費 ,  *復号器 ,  *記憶装置 ,  復号化 ,  アルゴリズム
準シソーラス用語： 動作周波数 ,  *電力推定 ,  FPGA実装 ,  *LTE-Advanced , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： LTE-Advanced ,  復号器 ,  FPGA実装 ,  電力推定