文献

J-GLOBAL ID：201902222654616900   整理番号：19A0186827

電荷平均およびスキップスイッチングアルゴリズムを用いた0.65V10ビット320kS/s SAR-ADC【JST・京大機械翻訳】

A 0.65-V 10-bit 320-kS/s SAR-ADC with Charge Average and Skip Switching Algorithm

著者 (3件)： Ou-Yang Yi-Han (Department of Electrical Engineering, National Tsing Hua University, Hsinchu, Taiwan, R.O.C) ,  Wu Cheng-Chun (Department of Electrical Engineering, National Tsing Hua University, Hsinchu, Taiwan, R.O.C) ,  Tang Kea-Tiong (Department of Electrical Engineering, National Tsing Hua University, Hsinchu, Taiwan, R.O.C)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： APCCAS  ページ： 98-101  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本研究では,ニューラル信号データ収集を目的として,高分解能で低出力の完全差動10ビット連続近似レジスタ(SAR)アナログ-ディジタル変換器(ADC)を提案した。変換相とリセット相の両方における代替スイッチング構造のMSB分割コンデンサによって復元された余剰エネルギーを利用することによって,提案した電荷平均とスキップスイッチングアルゴリズムは,外部Vcm参照の要求なしで,優れたDACスイッチングエネルギー効率を達成した。180nm CMOSプロセスで実装し,提案チップは0.0564mm2コア面積を占めた。0.65Vの供給電圧で320kS/sのサンプリング速度で動作し,9.66ビットのENOBと6.26fJ/凸のFoMを達成した。測定したDNLとINLの結果は,それぞれ0.29LSBと0.38LSB以内であった。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： エネルギー効率 ,  AD変換器 ,  *アルゴリズム ,  高分解能 ,  CMOS ,  凸形 ,  *電荷 ,  *スイッチング ,  レジスタ ,  コンデンサ ,  データ収集 ,  近似法
準シソーラス用語： ENOB ,  サンプリング速度 ,  供給電圧 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (3件)： 電荷 ,  平均 ,  SAR-ADC