文献

J-GLOBAL ID：201902223723840642   整理番号：19A0125575

同期DC-DCコンバータに使用されるサブナノ秒むだ時間調整のためのディジタルICの特性化【JST・京大機械翻訳】

Characterization of Digital IC for Sub-Nanosecond Dead-Time Adjustment Used in Synchronous DC-DC Converters

著者 (4件)： Bacmaga Josip (Faculty of Electrical Engineering and Computing, University of Zagreb, Unska 3, Zagreb, 10000, Croatia) ,  Blecic Raul (Faculty of Electrical Engineering and Computing, University of Zagreb, Unska 3, Zagreb, 10000, Croatia) ,  Voaden Roger (Electronique et Technologies Nume ́riques, E ́cole Polytechnique de I’Universite ́ de Nantes, Nantes, France) ,  Baric Adrijan (Faculty of Electrical Engineering and Computing, University of Zagreb, Unska 3, Zagreb, 10000, Croatia)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： NGCAS  ページ： 74-77  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： サブナノ秒のデッドタイム調整のためのディジタル集積回路を時間領域測定により特性化した。デッドタイム調整回路(DTAC)は,同期DC-DCコンバータ応用で使用されるスイッチのための2つの相補的信号を発生させる。制御信号は,信号発生器からDTACの入力まで適用されるPWM信号から生成される。この回路はタップ付き遅延チェーンアーキテクチャに基づいており,10MHzまでの周波数に対して設計されている。DTACを設計し,180nm CMOSプロセスで作製した。特性化装置を示し,設計した回路の動作原理を記述した。発生したデッドタイムを,異なるスイッチング周波数で達成可能な離散時間遅れ値の全範囲で測定した。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *変換器 ,  制御回路 ,  CMOS ,  制御信号 ,  *キャラクタリゼーション ,  不感時間 ,  信号発生器 ,  *ナノ秒 ,  計算機アーキテクチャ ,  スイッチ ,  チェーン
準シソーラス用語： 時間遅れ ,  スイッチング周波数 ,  動作原理 ,  *むだ時間 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (6件)： DC-DCコンバータ ,  サブ ,  ナノ秒 ,  むだ時間 ,  ディジタルIC ,  特性化