文献
J-GLOBAL ID:201902228030412706   整理番号:19A1861326

実時間レティネックスに基づく画像強調とヘイズ除去のためのアーキテクチャとそのFPGA実装

An Architecture for Real-Time Retinex-Based Image Enhancement and Haze Removal and Its FPGA Implementation
著者 (5件):
資料名:
巻: E102.A  号:ページ: 775-782(J-STAGE)  発行年: 2019年 
JST資料番号: U0466A  ISSN: 1745-1337  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: 日本 (JPN)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
近年,画像強調とヘイズ除去技術において多くの研究への関心が出てきている。実時間の強調とヘイズ除去に対する要求の増加に伴い,ヘイズ除去と強調の両方を組み込んだ効率的なアーキテクチャが必要である。本論文では,単一モジュールを用いて実時間レティネックスに基づく画像強調とヘイズ除去の両方をサポートするアーキテクチャを提案した。レティネックスに基づく画像強調とヘイズ除去アルゴリズムの間の類似性を効率的に活用することにより,単一モジュールを用いて両方をサポートするアーキテクチャを提案することに成功した。実装結果から,単一モードのレィネックスに基づく画像強調とレティネックスモデルに基づくヘイズ除去をサポートするのにはただの1%の論理回路のオーバヘッドが必要なだけであることを明らかにした。単一モジュールを用いることによる計算の複雑さの低減は,異なるモジュールを用いて個別に実装することとは対照的に,特にモバイル家電における処理とメモリの重要性を低減した。さらに,ソフトマッティングの代わりに伝送マップ推定のための画像強調を利用し,それにより,高フレームレート実時間処理を実現する目的に影響を与える更なる計算複雑性を回避した。本研究のFPGA実装は,5.67Mの全ブロックメモリビットサイズで125MHzの最適周波数で動作し,WUXGA(1,920×1,200)60fpsと1080p60色入力をサポートした。提案した設計は既存の最先端設計と競合した。本研究の提案は,オンボードカメラ,アクティブ監視侵入検知システム,自動運転車,モバイルストリーミングシステム,および低い処理とメモリ要件を有するロボットのような家電を強化するために調整される。(翻訳著者抄録)
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路  ,  図形・画像処理一般 
引用文献 (29件):

前のページに戻る