文献

J-GLOBAL ID：201902228699793620   整理番号：19A1606886

20TOP/S/W二値ニューラルネットワーク加速器【JST・京大機械翻訳】

A 20 TOp/s/W Binary Neural Network Accelerator

著者 (2件)： Huang Xinming ,  Zhou Yuteng (Department of ELectrical and Computer Engineering, Worcester Polytechnic Institute)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： ISCAS  ページ： 1-5  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文は,二値化ニューラルネットワーク(BNN)のハードウェアアーキテクチャとVLSI実装を提示した。畳込みニューラルネットワーク(CNN)の修正として,BNNはすべての活性化と重みを+1または-1に制約し,それを低電力ASIC設計に非常に魅力的にする。本論文において,BNNはコンピュータビジョンタスクに対して高い電力効率と正確さであることが証明された。BNNチップ設計の能力を示す例として,歩行者と自動車の検出を用いた。BNNにおけるすべての重みの全メモリ利用は,典型的な畳込みニューラルネットワークよりも著しく少ない22Kバイトだけである。INRIAとCIFAR-10データセットを用いて評価して,著者らのBNNチップは96.5%の平均精度を達成することができて,それはサポートベクトルマシンを有する配向勾配のヒストグラムのような従来のコンピュータビジョンアプローチよりはるかに高かった。著者らの設計は,主流のCNNチップの大部分をはるかに超える20トップ/s/wの電力効率を達成した。したがって,提案したBNNの低電力ハードウェアアーキテクチャは,モバイル組込みプラットフォーム上での深い学習を可能にする。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： ヒストグラム ,  *ニューラルネットワーク ,  携帯電話 ,  サポートベクトルマシン ,  電力効率 ,  コンピュータビジョン ,  自動車 ,  記憶装置 ,  超LSI ,  バイト ,  歩行者 ,  計算機アーキテクチャ
準シソーラス用語： 低電力化 ,  畳込みニューラルネットワーク ,  二値化 , 【Automatic Indexing@JST】

分類 (2件)： 図形・画像処理一般  (JE04010I) ,  パターン認識  (JE07000S)

タイトルに関連する用語 (3件)： 二値 ,  ニューラルネットワーク ,  加速器