文献

J-GLOBAL ID：201902229959296101   整理番号：19A2443535

最新のハードウェアマージン:CPU,GPU,FPGAの最近のシステムレベルの研究【JST・京大機械翻訳】

Modern Hardware Margins: CPUs, GPUs, FPGAs Recent System-Level Studies

著者 (8件)： Gizopoulos Dimitris (University of Athens) ,  Papadimitriou George (University of Athens) ,  Chatzidimitriou Athanasios (University of Athens) ,  Reddi Vijay Janapa (Harvard University) ,  Salami Behzad (Shanghai Jiao Tong University) ,  Unsal Osman S. (Shanghai Jiao Tong University) ,  Kestelman Adrian Cristal (Shanghai Jiao Tong University) ,  Leng Jingwen (Barcelona Supercomputing Center)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： IOLTS  ページ： 129-134  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 現代の大規模コンピューティングシステム(データセンタ,スーパーコンピュータ,クラウドおよびエッジセットアップおよびハイエンドサイバー物理システム)は,マルチコアCPU,汎用マルチコアGPUおよびプログラマブルFPGAから成る異種アーキテクチャを採用する。これらのアーキテクチャの効果的な利用は,いくつかの課題をもたらし,その中で,主要なものは電力消費である。電圧低減はチップの電力消費を低減する最も効率的な方法の一つである。大規模データセンタおよび他の大規模コンピューティングインフラストラクチャにおけるハードウェア加速器(すなわち,GPUおよびFPGA)のギャロッピング採用により,各チップに対する安全な電圧低減レベルの包括的評価を,全電力の効率的な低減のために採用することができる。現代のCPU,GPUおよびFPGAに対するシステムレベルでの電圧マージン低減における最近の研究の調査を示した。シリコンベンダによって挿入された悲観的電圧ガードバンドは,著しい電力節約のためにすべてのデバイスにおいて利用できる。電圧低減は,マルチコアCPUで12%,マンコアGPUで20%,FPGAで39%に達することができる。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： ケイ素 ,  安全性 ,  データセンタ ,  電力消費 ,  電圧 ,  *FPGA ,  計算機アーキテクチャ ,  計算機システム ,  スーパコンピュータ ,  電力 ,  ギャロッピング
準シソーラス用語： 大規模データ ,  マルチコアプロセッサ , 【Automatic Indexing@JST】

分類 (2件)： 専用演算制御装置  (JC04030Y) ,  図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： ハードウェア ,  CPU ,  GPU ,  FPGA ,  研究