メモリアクセス解析に基づくトランザクショナルメモリのポリシー動的切り替え手法

小林龍之介; 二間瀬悠希; 塩谷亮太; 五島正裕; 津邑公暁

文献

J-GLOBAL ID：201902231366246471 整理番号：19A1874727

メモリアクセス解析に基づくトランザクショナルメモリのポリシー動的切り替え手法

出版者サイト {{ this.onShowPLink() }} 複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=19A1874727&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=19A1874727&from=J-GLOBAL&jstjournalNo=U0451A") }}

著者 (5件)： , , , ,
資料名：
巻： 2019 号： ARC-236 ページ： Vol.2019-ARC-236,No.25,1-11 (WEB ONLY) 発行年： 2019年06月04日
JST資料番号： U0451A 資料種別：会議録 (C)
記事区分：原著論文発行国：日本 (JPN) 言語：日本語 (JA)

マルチコア環境では一般に,ロックを用いて共有変数へのアクセスを調停する.しかし,ロックにはデッドロックの発生や並列度の低下などの問題があるため,ロックを代替・補完する並行性制御機構として,トランザクショナルメモリ(TM)が提案されている.この機構をハードウェア上に実装したハードウェアトランザクショナルメモリ(HTM)では,トランザクション(Tx)同士を投機的に並列実行することで,ロックに比べ並列度が向上する.HTMにおけるバージョン管理,および競合検出のための機構には,それぞれに対しEager/Lazyと呼ばれるポリシーが存在し,それらの組み合わせにより,HTMには3つのポリシーが存在する.これら3つのポリシーはそれぞれTx実行に違いがあり,これが実行時間に与える影響を調査した結果,プログラム毎に最適なポリシーが異なることを確認した.本論文では,トランザクションの持つ特徴と最適なポリシーとの関係を解析して得た指標に基づき,プログラム毎に最適なポリシーに動的に切り替える手法を提案する.評価の結果,使用した全てのプログラムにおいて,より性能の高いポリシーを採用した場合と同程度の性能を達成できることを確認した.(著者抄録)

, , , , , , , ,
, , ,

記憶方式 , 制御方式

引用文献 (12件)：

Herlihy, M. et al.: Transactional Memory: Architectural Support for Lock-Free Data Structures, Proc. 20th Int’l Symp. on Computer Architecture (ISCA’93), pp. 289-300 (1993).
Knight, T.: An Architecture for Mostly Functional Languages, Proc. ACM Conference on LISP and Functional Programming (LFP’86), pp. 105-112 (1986).
Hammond, L., Wong, V., Chen, M., Carlstrom, B. D., Davis, J. D., Hertzberg, B., Prabhu, M. K., Wijaya, H., Kozyrakis, C. and Olukotun, K.: Transactional Memory Coherence and Consistency, Proc. 31st Annual Int’l Symp. Computer Architecture (ISCA’04), pp. 102-113 (2004).
Moore, K. E., Bobba, J., Moravan, M. J., Hill, M. D. and Wood, D. A.: LogTM: Log-based Transactional Memory, Proc. 12th Int’l Symp. on High-Performance Computer Architecture (HPCA’06), pp. 254-265 (2006).
Tomic, S., Perfumo, C., Kulkami, C., Armejach, A., Cristal, A., Unsal, O., Harris, T. and Valero., M.: Eazyhtm, Eager-lazy Hardware Transactional Memory, Proc. 42nd Annual IEEE/ACM Int’l Symp. on Microarchitecture (MICRO-42), pp. 145-155 (2009).

, , , ,

前のページに戻る