文献

J-GLOBAL ID：201902231503386292   整理番号：19A0517919

2段等価伝送線路構造を用いた高アイソレーションCMOS T/Rスイッチ設計【JST・京大機械翻訳】

High-Isolation CMOS T/R Switch Design Using a Two-Stage Equivalent Transmission Line Structure

著者 (5件)： Zhao Chenxi (Department of Electrical Engineering, University of Electronic Science and Technology of China, Chengdu, China) ,  Wu Yipeng (Department of Electrical Engineering, University of Electronic Science and Technology of China, Chengdu, China) ,  Liu Huihua (Department of Electrical Engineering, University of Electronic Science and Technology of China, Chengdu, China) ,  Wu Yunqiu (Department of Electrical Engineering, University of Electronic Science and Technology of China, Chengdu, China) ,  Kang KAI (Department of Electrical Engineering, University of Electronic Science and Technology of China, Chengdu, China)
資料名： IEEE Access  (IEEE Access)
巻： 5  ページ： 22704-22712  発行年： 2017年 
JST資料番号： W2422A  ISSN： 2169-3536  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 2段等価伝送線路構造に基づく完全集積Kuバンド送信/受信(T/R)スイッチを,180nm相補型金属-酸化物-半導体(CMOS)プロセスを用いて設計した。解析により,直列インダクタンスと高アイソレーションに対するターンオン抵抗の間の関係を示した。スイッチの電力処理能力を改善する手段として,フィードフォワードコンデンサを持つスタック構造を選択した。スイッチの低挿入損失(IL)を,直列トランジスタを除去することによって達成した。送信機(TX)と受信機(RX)モードにおけるスイッチの測定最小ILは,それぞれ2.7dBと2.3dBである。TXとRXモードにおける測定された分離は,15から18GHzまで,それぞれ34と25dBより大きい。設計は,17GHzで22dBmの測定入力1dB電力圧縮点(IP_1dB)に達した。スイッチは,完全集積の能力と共に,厳しいアイソレーション,挿入損失,および電力処理能力要件を達成し,完全集積CMOS T/Rチップにおける使用の大きな可能性を実証した。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 受信機 ,  半導体 ,  フィードフォワード ,  コンデンサ ,  送信機 ,  インダクタンス ,  ターンオン ,  挿入損 ,  *CMOS ,  *スイッチ ,  電力 ,  酸化物 ,  スループット ,  *伝送線路
準シソーラス用語： Kuバンド , 【Automatic Indexing@JST】

分類 (3件)： レーダ  (ND13010H) ,  通信方式一般  (ND07010E) ,  信号理論  (ND02020G)

タイトルに関連する用語 (5件)： 等価 ,  伝送線路 ,  アイソレーション ,  CMOS ,  設計