文献

J-GLOBAL ID：201902234822218901   整理番号：19A0527464

効率的な視覚顕著性に基づくオブジェクト認識実装のための埋め込みFPGAアーキテクチャ【JST・京大機械翻訳】

An embedded FPGA architecture for efficient visual saliency based object recognition implementation

著者 (1件)： Chenini Hanen (Department of Industrial engineering, University of Sfax, Technopole of Sfax 3021 - BP 1164 - Tunisia)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ICSC  ページ： 187-192  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,視覚的注意に基づくオブジェクト認識応用に向けた新しい最適化埋込みアーキテクチャに基づくソフトコアプロセッサを提案した。著者らの認識手法は,リアルタイムで取得された画像のオンライン処理のための2つの特定のモジュールに主に依存している。すなわち,新しい顕著性ベースの特徴検出器/ディスクリプタモジュールとそれからオブジェクト分類器モジュールである。このような並列/パイプライン画像処理タスクを処理するために,ASICチップ上に実装する新しい多段アーキテクチャを設計した。このアーキテクチャは,ASIC(アプリケーション仕様統合回路)に関連するものである。結果として,提案したFPGA実装は,元のシリアル実装と比較して著しい高速化を実現し,256の256ピクセルの画像上のメモリとFPGA資源利用の高い削減を100フレーム/sまで実現した。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *計算機アーキテクチャ ,  *FPGA ,  演算プロセッサ ,  応用プログラム ,  オンライン処理 ,  画像 ,  最適化 ,  統制索引語 ,  記憶装置 ,  高速化 ,  画像処理 ,  *物体認識 ,  画素
準シソーラス用語： 実時間 ,  *視覚顕著 , 【Automatic Indexing@JST】

分類 (5件)： 符号理論  (ND02030R) ,  図形・画像処理一般  (JE04010I) ,  専用演算制御装置  (JC04030Y) ,  パターン認識  (JE07000S) ,  音声処理  (JE05000E)

タイトルに関連する用語 (6件)： 視覚顕著 ,  オブジェクト認識 ,  実装 ,  埋め込み ,  FPGA ,  アーキテクチャ