文献
J-GLOBAL ID:201902235500359171   整理番号:19A1702165

コンテキスト指向プログラミングによるFPGA動的部分再構成の考察

著者 (6件):
資料名:
巻: 2019  号: EMB-51  ページ: Vol.2019-EMB-51,No.5,1-2 (WEB ONLY)  発行年: 2019年06月14日 
JST資料番号: U0451A  資料種別: 会議録 (C)
記事区分: 短報  発行国: 日本 (JPN)  言語: 日本語 (JA)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本研究では,コンテキスト指向プログラミング(COP)のレイヤ切り替えに応じて,FPGAを動的に部分再構成可能なシステムについて述べる.近年,自動運転技術や工場ラインの自動化などシステムの複雑化や高性能化が顕著となり,FPGAの導入が注目されている.FPGAは回路全体の再構成だけではなく,回路全体を停止することなく一部の回路のみを動的に部分再構成することが可能である.本研究では,FPGA動的部分再構成の機能に着目し,本研究の基盤としているRTCOP(RoboT Context-Oriented Programming)のレイヤ管理において,ソフトウェアモジュールの切り替えと共に,FGPAを動的に部分再構成するようメソッドを管理する.本稿では,COPにおけるFPGAの動的部分再構成の課題と,RTCOPにおいてコンテキストに応じてFPGAを動的に再構成する仕組みについて述べる.(著者抄録)
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
システムプログラミング一般 
引用文献 (6件):
  • H. Watanabe, M. Sugaya, I. Tanigawa, N. Ogura, and K. Hisazumi, “A Study of Context-Oriented Programming for Applying to Robot Development,” Proceedings of the Workshop on Context-oriented Programming (COP) 2015, ECOOP 2015, 2015.
  • Ikuta Tanigawa,Kenji Hisazumi,Nobuhiko Ogura,Midori Sugaya, Harumi Watanabe,and Akira Fukuda:RTCOP: Context-Oriented Programming Framework based on C++ for Application in Embedded Software,Second Int. Conf. on Information Science and System (ICISS 2019), 2019.
  • João M.P. Cardoso, Tiago Carvalho, José G.F. Coutinho, Wayne Luk, Ricardo Nobre, Pedro Diniz, and Zlatko Petrov. 2012. LARA: an aspect-oriented programming language for embedded systems. In Proceedings of the 11th annual international conference on Aspect-oriented Software Development (AOSD '12). ACM, New York, NY, USA, 179-190, 2012.
  • Marco Aurélio Wehrmeister and Marcela Leite. 2014. On Generating VHDL Descriptions from Aspect-Oriented UML/MARTE Models. In Proceedings of the 2014 Brazilian Symposium on Computing Systems Engineering (SBESC '14). IEEE Computer Society, Washington, DC, USA, 67-72, 2014.
  • Intel Corp., “Intel® HLS Compiler: Fast Design, Coding, and Hardware,” White Paper, 2018.
もっと見る
タイトルに関連する用語 (4件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る