基本回路ブロックの時間依存変動性の統計的特性化のためのICアレイ【JST・京大機械翻訳】

Martin-Lloret P.; Nunez J.; Roca E.; Castro-Lopez R.; Martin-Martinez J.; Rodriguez R.; Nafria M.; Fernandez F.V.

文献

J-GLOBAL ID：201902235561090935 整理番号：19A2012352

基本回路ブロックの時間依存変動性の統計的特性化のためのICアレイ【JST・京大機械翻訳】

An IC Array for the Statistical Characterization of Time-Dependent Variability of Basic Circuit Blocks

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=19A2012352&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=19A2012352&from=J-GLOBAL&jstjournalNo=W2441A") }}

著者 (8件)： , , , , , , ,
資料名：
巻： 2019 号： SMACD ページ： 241-244 発行年： 2019年
JST資料番号： W2441A 資料種別：会議録 (C)
記事区分：原著論文発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

本論文では,いくつかの広く使われているディジタルおよびアナログ回路ブロックにおけるエージングのような時間依存変動効果の影響を観測し,定量化し,特性化することを目的とした集積回路(IC)アレイを示した。この種の機構は,近年,超スケール集積回路の信頼性における潜在的影響に対し,そのような集積回路の設計プロセスにおいて,どのように含めることができるかを見出すために適切な手段を取り上げることができる。また,デバイスレベルをカバーする実質的な文献が存在するが,回路レベルにおける時間依存変動は等しく研究されていない。本研究では,信頼性を意識した設計に対する全体論的アプローチの提供における著者らの以前の努力を補完した。すなわち,デバイスレベルでの統計的特性化とモデリング,シミュレーション,および信頼性考慮による最適化ベース設計である。ここで提示したアレイは,回路レベルで時間依存性変動がどのように動作するかを徹底的かつ正確に理解するための一つのステップを提供する。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

, , , , , , ,
, , , 【Automatic Indexing@JST】

電力変換器 , 半導体集積回路 , 図形・画像処理一般

, , , , ,

前のページに戻る