文献

J-GLOBAL ID：201902236372203330   整理番号：19A2677727

16nm FinFETを用いた低電力・高利得差動増幅器【JST・京大機械翻訳】

Low power & high gain differential amplifier using 16 nm FinFET

著者 (2件)： Kasthuri Bha J.K. (Department of Electronics and Communication, SRM Institute of Science and Technology, Kattankulathur-603203, Chennai, India) ,  Aruna Priya P. (Department of Electronics and Communication, SRM Institute of Science and Technology, Kattankulathur-603203, Chennai, India)
資料名： Microprocessors and Microsystems  (Microprocessors and Microsystems)
巻： 71  ページ： Null  発行年： 2019年 
JST資料番号： H0781A  ISSN： 0141-9331  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： オランダ (NLD)  言語： 英語 (EN)

抄録/ポイント： 低雑音,二段差動演算増幅器を16nmのFinFET技術で設計した。提案した設計は,チップ(SOC)上の高速システムに適用される。FinFETの低漏れ電流,低消費電力,および高電流駆動能力を,OPAMPの基本的アナログ構築ブロックを用いて実現した。この提案した設計において,動的バイアス技術を用いて,OPAMPのスルーレートを強化した。入力共通モード範囲(ICMR)を増加させることができて,利得安定性をこの技術によって改良した。差動増幅器の性能を,サブ-16nmノード技術におけるFinFETに関する混合モード装置と回路シミュレーションを用いて解析した。FinFETに基づくOPAMPを用いることにより,面積,電力および帯域幅に関する改善された性能をもつ一般的なモード除去比が76dBであることを観測した。提案した設計は,低電力Nano回路において従来のMOSFETを置き換えることができる,より少ない1/f雑音とより良い性能を持っている。Copyright 2019 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 混合モード ,  1/f雑音 ,  *差動増幅器 ,  *利得 ,  *電力 ,  演算増幅器 ,  バイアス ,  漏れ電流 ,  アナログ系 ,  高速度 ,  帯域幅 ,  回路シミュレーション
準シソーラス用語： スルーレート ,  *低電力化 ,  *FinFET , 【Automatic Indexing@JST】

著者キーワード (5件)： FinFET ,  従来のCMOS ,  混合モード信号 ,  演算増幅器 ,  差動増幅器

分類 (1件)： 集積回路一般  (NC03161C)

タイトルに関連する用語 (4件)： FinFET ,  低電力 ,  高利得 ,  差動増幅器