文献

J-GLOBAL ID：201902236453470531   整理番号：19A2011482

シングルエンド計算SRAMビットセル【JST・京大機械翻訳】

Single Ended Computational SRAM Bit-Cell

著者 (4件)： Kareer Shobhit (School of Electrical Engineering and Computer Science, University of Ottawa, Ottawa, Canada) ,  MacEachern Leonard (Department of Electronics, Carleton University, Ottawa, Canada) ,  Groza Voicu (School of Electrical Engineering and Computer Science, University of Ottawa, Ottawa, Canada) ,  Park Jeongwon (School of Electrical Engineering and Computer Science, University of Ottawa, Ottawa, Canada)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： ISSCS  ページ： 1-4  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： デュアルポートSRAMは,メモリとプロセッサ間のデータフローの帯域幅を維持する上で重要な役割を果たす。データの安定性と帯域幅を改善するために,メモリ産業は従来の6トランジスタ(6T)から8トランジスタ(8T)SRAMに移動したが,追加の安定性のためにレイアウト面積に妥協した。面積と信頼性の間のトレードオフを扱うために,新しい単一符号化8T SRAMを,その静的解析,過渡応答および電力消費とともに,本論文で提案し,その効率および信頼性を観察した。提案したSRAMビットセルアーキテクチャは,メモリ内計算も可能であり,それにより,いくつかの計算に対するVon-Neumannボトルネック問題を避けることができる。特に,提案したSRAMはメモリ内NANDとNOR動作を実行でき,低電力と高性能機械学習とニューラルネットワークハードウェアアーキテクチャに有用である。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 機械学習 ,  トランジスタ ,  電力消費 ,  ニューラルネットワーク ,  信頼性 ,  計算機アーキテクチャ ,  帯域幅 ,  *SRAM ,  記憶装置 ,  過渡応答 ,  演算プロセッサ
準シソーラス用語： 低電力化 ,  NAND ,  静的解析 ,  データフロー , 【Automatic Indexing@JST】

分類 (4件)： 計算機網  (JC03000K) ,  移動通信  (ND08030H) ,  図形・画像処理一般  (JE04010I) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： 計算 ,  SRAM ,  ビット ,  セル