文献

J-GLOBAL ID：201902239865071225   整理番号：19A0372733

RTOSベースシステムの完全ハードウェア実装の合成【JST・京大機械翻訳】

Synthesis of Full Hardware Implementation of RTOS-Based Systems

著者 (4件)： Oosako Yuuki (Kwansei Gakuin University, School of Science and Technology, Sanda,Hyogo, Japan) ,  Ishiura Nagisa (Kwansei Gakuin University, School of Science and Technology, Sanda,Hyogo, Japan) ,  Tomiyama Hiroyuki (Ritsumeikan University, College of Science and Engineering, Kusatsu, Shiga, Japan) ,  Kanbara Hiroyuki (ASTEM RI Kyoto, Kyoto, Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： RSP  ページ： 1-7  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,RTOSを利用した実時間システムのための一組のソースコードからハードウェア設計を自動的に合成する方法を提案した。それは,RTOSカーネルによって提供されるすべての必要なサービスと同様に,システムにおけるすべてのタスクとハンドラーがハードウェアとして実行される完全なハードウェア実装を生み出す。各タスクとハンドラーは独立したハードウェアモジュールに合成されるので,他のタスク/ハンドラーと並行して実行できる。これにより,並列およびハードウェア実行により,非常に低いオーバーヘッドでタスクスイッチングを行い,計算時間を短縮した。さらに,これはタスク待ち行列管理の必要性を排除する。タスクスケジューリングは,各タスク/ハンドラーを,その状態変数の値に基づいて実行あるいは失速するように指示する,比較的簡単な管理者ハードウェアにより実現される。タスク/ハンドラーからのAPI呼の大部分はこれらの状態変数の読み取り/書き込みに削減されるので,それらは高レベル合成器によりハードウェア設計にコンパイルされるタスク/ハンドラーのソースコードに拡張できる。TOPPERS/ASP3実時間カーネルの利用を想定したプロトタイプ合成システムを実装した。TOPPERS/ASP3リリースにおいてバンドル化されたサンプル1コードから合成されたハードウェア実装は,待ち作業を待ち,中断ハンドラーを活性化するために1サイクルだけを要する23サイクルを要した。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： ハードウェア設計 ,  待ち行列 ,  状態変数 ,  スイッチング ,  プロトタイプ ,  管理者 ,  *ハードウェア ,  タスクスケジューリング ,  ソースコード ,  *ハードウェア実装 ,  *リアルタイムOS ,  行為
準シソーラス用語： 実時間 ,  オーバヘッド ,  実時間システム , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (2件)： RTOS ,  ハードウェア実装