文献

J-GLOBAL ID：201902245072354459   整理番号：19A2176711

ハードウェア加速器による休止状態ネットワーク認識の高速化【JST・京大機械翻訳】

Speeding Up Resting State Networks Recognition via a Hardware Accelerator

著者 (7件)： Carloni F. (Politecnico di Milano, Milan, Italy) ,  Casagrande G. (Universita’ di Pisa and Scuola Superiore Sant’Anna) ,  Corbetta V. (Politecnico di Milano, Milan, Italy) ,  Agostinelli A. (Imperial College London) ,  del Sozzo E. (Politecnico di Milano, Milan, Italy) ,  Cerina L. (Politecnico di Milano, Milan, Italy) ,  Santambrogio M. D. (Politecnico di Milano, Milan, Italy)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： BHI  ページ： 1-4  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 人間の脳は異なるニューロンと領域間の相互接続からなる複雑なシステムであり,脳ネットワークとして知られているネットワークを生成する。この文脈における特別な関連性の中で,タスクまたは刺激の不在下で起こる空間的に異なる領域間の同期ゆらぎである状態ネットワーク(RSN)がある。神経科学者は多くの神経変性疾患におけるRSNの変化を同定し,従ってそれらの長期分析は脳機能的連結性の変化をモニターするための基本的なものである。しかしながら,RSNを分析する際の統計的ツールは,大量のデータにより,現在,大量のスループットに到達することに失敗している。この理由のために,本論文は,データ解析プロセスを加速するために,RSN認識のための最先端の統計的方法である独立成分分析(ICA)のFPGA設計に関するハードウェア加速を提示した。著者らは,アマゾンF1例に関する著者らの実装を評価し,展開した。実験評価は,著者らのハードウェア実装が,5xの因子によって,RSNを同定するために最も一般的に使用されるツールの1つであるGIFTを上回ることができることを示した。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *ネットワーク ,  連結性 ,  ゆらぎ ,  *高速化 ,  ニューロン ,  FPGA ,  *ハードウェア ,  *加速器 ,  神経科学 ,  独立成分分析 ,  相互接続 ,  データ解析 ,  スループット
準シソーラス用語： ハードウェア実装 ,  アマゾン , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： ハードウェア ,  加速器 ,  休止 ,  高速化