文献

J-GLOBAL ID：201902250135253423   整理番号：19A1827524

テラビット/s LDPC復号化のためのマルチコアスケジューリング方式の設計【JST・京大機械翻訳】

Design of a Multi-Core Scheduling Scheme for Tera-bit/s LDPC Decoding

著者 (2件)： Zhao Qiangyi (Key Laboratory of EDA, Research Institute of Tsinghua University in Shenzhen, Shenzhen, 518057, China) ,  Yin Liuguo (Key Laboratory of EDA, Research Institute of Tsinghua University in Shenzhen, Shenzhen, 518057, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： WOCC  ページ： 1-5  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 論理資源を完全に利用し,高速通信システムにおける復号化スループットを最大化するために,マルチコア低密度パリティチェック(LDPC)復号化のためのスケジューリング方式を提案した。提案した方式において,連続符号ブロックを,復号化シーケンスのパリティ検査結果によって決定される可変割当シーケンスに従って,異なる復号化コアにおいて処理した。そして,この方式をGauss近似解析アルゴリズムとSum-Productアルゴリズム(SPA)によって数学的に解析した。提案した方式は,従来のマルチコア並列アーキテクチャと比較して,復号スループットを130%まで改善できることを示した。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *スケジューリング ,  パリティ検査 ,  スループット ,  *復号化 ,  Gauss近似 ,  アルゴリズム
準シソーラス用語： 並列アーキテクチャ ,  解析アルゴリズム ,  低密度 ,  *マルチコアプロセッサ ,  高速通信 ,  LDPC , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： テラビット ,  LDPC ,  復号化 ,  設計