文献

J-GLOBAL ID：201902250286037604   整理番号：19A0523466

慣性航法応用のための94dB DR,105Hz帯域幅インタフェイス回路【JST・京大機械翻訳】

A 94-dB DR,105-Hz bandwidth interface circuit for inertial navigation applications

著者 (4件)： Wei Li (State Key Laboratory of Analog and Mixed Signal VLSI, Dept of ECE, Faculty of Science and Technology, University of Macau, Macao, China) ,  Sai-Weng Sin (State Key Laboratory of Analog and Mixed Signal VLSI, Dept of ECE, Faculty of Science and Technology, University of Macau, Macao, China) ,  Seng-Pan U (State Key Laboratory of Analog and Mixed Signal VLSI, Dept of ECE, Faculty of Science and Technology, University of Macau, Macao, China) ,  Martins Rui Paulo (State Key Laboratory of Analog and Mixed Signal VLSI, Dept of ECE, Faculty of Science and Technology, University of Macau, Macao, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： ISIC  ページ： 1-4  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,慣性航法システムに適用するための完全差動高分解能アナログインタフェイス回路を提案した。アンチエイリアシングフィルタと二次シグマデルタ変調器を単一チップに集積することにより,界面回路は低消費電力で高分解能を達成できる。0.25μm CMOSプロセスで作製したプロトタイプは,94dBのダイナミックレンジ(DR),105Hzの帯域幅で83.4dBのSNDRを達成し,全電力消費は1.6V電源で363.2μWであった。シミュレーション結果に基づいて,シグマデルタ変調器ブロックは,43μWの電力消費を消費しながら,101dBのSNDRを達成し,1.7pJ/凸ステップのWalden Figure(FoM)と157dBのSchreier FoMを得た。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *帯域幅 ,  フィルタ ,  電力消費 ,  *慣性航法 ,  ダイナミックレンジ ,  界面 ,  アナログ系 ,  凸形 ,  プロトタイプ ,  高分解能 ,  シミュレーション
準シソーラス用語： SNDR ,  ΣΔ変調器 ,  アンチエイリアシング ,  *インタフェイス回路 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： 慣性航法 ,  応用 ,  帯域幅 ,  インタフェイス回路