文献

J-GLOBAL ID：201902252023517901   整理番号：19A0131528

FPGA上の高速オブジェクト検出のための単一ショット検出器のアルゴリズム-ハードウェア共設計【JST・京大機械翻訳】

Algorithm-Hardware Co-Design of Single Shot Detector for Fast Object Detection on FPGAs

著者 (5件)： Ma Yufei (School of Electrical, Computer and Energy Engineering, Arizona State University, Tempe, USA) ,  Zheng Tu (College of Computer Science and Technology, Zhejiang University, Hangzhou, China) ,  Cao Yu (School of Electrical, Computer and Energy Engineering, Arizona State University, Tempe, USA) ,  Vrudhula Sarma (School of Computing, Informatics and Decision Systems Engineering, Arizona State University, Tempe, USA) ,  Seo Jae-sun (School of Electrical, Computer and Energy Engineering, Arizona State University, Tempe, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： ICCAD  ページ： 1-8  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 計算能力における急速な改良は,画像分類タスクに関する最近の年における畳込みニューラルネットワーク(CNNs)を大きく成功させた。それはまた,有意に改善された精度でオブジェクト検出アルゴリズムの開発を促進した。しかしながら,配置段階の間,多くのアプリケーションは,GPUと他の汎用プラットフォームの効率を減少させる,厳密な電力消費要求を有する1画像の低待ち時間処理を要求し,特定の加速ハードウェア,例えばFPGAのような機会を,推論アルゴリズムに特異的なディジタル回路をカスタム化することによりもたらす。したがって,本研究は,検出アルゴリズム,例えばSSDをカスタム化して,限界精度劣化のコストにおいて低いデータ精度でそのハードウェア実装に役立つことを提案した。提案したFPGAベースの深い学習推論加速器を,最大2.18のTOPSスループットを達成し,GPUと比較して最大3.3の優れたエネルギー効率を達成するSSDアルゴリズムのための2つのIntel FPGA上で実証した。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *アルゴリズム ,  エネルギー効率 ,  カスタム化 ,  画像 ,  待ち時間 ,  電力消費 ,  *ハードウェア ,  学習 ,  スループット ,  *FPGA ,  *高速度 ,  応用プログラム
準シソーラス用語： ハードウェア実装 ,  検出アルゴリズム ,  *物体検出 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (6件)： FPGA ,  オブジェクト検出 ,  ショット検出 ,  アルゴリズム ,  ハードウェア ,  設計