文献

J-GLOBAL ID：201902258161287528   整理番号：19A0306551

ハードウェアトランザクションメモリのための分離安全投機的アクセス制御【JST・京大機械翻訳】

Isolation-Safe Speculative Access Control for Hardware Transactional Memory

著者 (6件)： Tajimi Tomoki (Nagoya Institute of Technology, Nagoya, Japan) ,  Hayashi Masaki (Nagoya Institute of Technology, Nagoya, Japan) ,  Futamase Yuki (Nagoya Institute of Technology, Nagoya, Japan) ,  Shioya Ryota (The University of Tokyo, Tokyo, Japan) ,  Goshima Masahiro (National Institute of Informatics, Tokyo, Japan) ,  Tsumura Tomoaki (Nagoya Institute of Technology, Nagoya, Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： ICECS  ページ： 517-520  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： マルチコアプロセッサのような共有メモリシステムにおいて,ロックベースのメカニズムは並列プログラムにおいて用いられ,共有された変数に関する相反するアクセスを除外する。トランザクションメモリ(TM)は,新しいパラダイムであり,対立するアクセスに対する新しいパラダイムであり,従来のロックベースのメカニズムに対する代替案として期待されている。トランザクションメモリは,並列にトランザクションを実行し,アクセスコンフリクトがそれらの間で検出されるとき,実行を相殺する。投機的実行を相殺することはTM性能に影響を及ぼすので,衝突を低減することが望ましい。著者らは,TMによる相反するアクセスと判断されるいくつかのアクセスが否定されず,許可され得ることを見出した。本論文では,ある種のアクセス要求を投機的に許可するために,TMに対する新しい実行制御を提案した。評価の結果は,実行サイクルが最大で63.6%,平均で38.8%低減できることを示した。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *ハードウェア ,  アクセス制御 ,  安全性
準シソーラス用語： 投機実行 ,  情報へのアクセス ,  並列プログラム ,  共有メモリシステム ,  マルチコアプロセッサ ,  *トランザクションメモリ , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： ハードウェア ,  トランザクションメモリ ,  投機 ,  アクセス制御