文献

J-GLOBAL ID：201902258233269492   整理番号：19A2922381

アフィンギャップトレースバックを用いた動的計画法に基づく蛋白質配列アラインメントのためのハードウェア加速器設計【JST・京大機械翻訳】

Hardware Accelerator Design for Dynamic-Programming-Based Protein Sequence Alignment with Affine Gap Tracebacks

著者 (3件)： Lin Mao-Jan (National Taiwan University,Graduate Institute of Electronics Engineering,Taipei,Taiwan,10617) ,  Li Yu-Cheng (National Taiwan University,Graduate Institute of Electronics Engineering,Taipei,Taiwan,10617) ,  Lu Yi-Chang (National Taiwan University,Graduate Institute of Electronics Engineering,Taipei,Taiwan,10617)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： BioCAS  ページ： 1-4  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 動的計画法は,通常,蛋白質配列アラインメントの問題を解決するために適用される。アラインメントプロセスをスピードアップするためにハードウェア加速器を設計するとき,トレースバックステージのメモリ利用は常に懸念される。本論文において,著者らは,25%によってトレースバックのためにメモリ利用を減らすことができる,アフィン-ギャップトレースバック記録のための新規方式を設計した。さらに,トレースバックの記録と検索が逆方向に実行されるという観察により,共有メモリ上でこのラストインアウト特性を利用することを提案し,メモリ空間を追加することなく,記録と検索プロセスをパイプライン化できるようにした。ASIC設計を,TSMC40nm技術を用いて提案したアーキテクチャに基づいて実行し,実験により,著者らのハードウェア加速器は,蛋白質配列のペアワイズアラインメントを570倍にスピードアップすることができることを示した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 記憶装置 ,  *タンパク質 ,  パイプライン処理 ,  計算機アーキテクチャ ,  *動的計画法 ,  ASIC ,  *アミノ酸配列 ,  *ハードウェア ,  *加速器 ,  *アラインメント ,  共有メモリ
準シソーラス用語： *配列アライメント , 【Automatic Indexing@JST】

分類 (2件)： 図形・画像処理一般  (JE04010I) ,  分子・遺伝情報処理  (JE15040B)

タイトルに関連する用語 (6件)： 動的計画法 ,  蛋白質配列 ,  アラインメント ,  ハードウェア ,  加速器 ,  設計