文献

J-GLOBAL ID：201902263581212913   整理番号：19A0777621

180nm CMOSプロセスを用いた32×32画素並列VCO型ADC構成テラヘルツイメージセンサ

A 32×32-Pixel 0.9THz Imager with Pixel-Parallel 12b VCO-Based ADC in 0.18μm CMOS

著者 (9件)： 金澤悠里 (北大 量子集積エレクトロニクス研究セ) ,  横山紗由里 (北大 量子集積エレクトロニクス研究セ) ,  池上高広 (北大 量子集積エレクトロニクス研究セ) ,  AMBALATHANKANDY Prasoon (北大 量子集積エレクトロニクス研究セ) ,  平松正太 (北大 量子集積エレクトロニクス研究セ) ,  佐野栄一 (北大 量子集積エレクトロニクス研究セ) ,  瀧田佑馬 (理研) ,  南出泰亜 (理研) ,  池辺将之 (北大 量子集積エレクトロニクス研究セ)
資料名： 映像情報メディア学会技術報告
巻： 43  号： 11(IST2019 12-22)  ページ： 33-36  発行年： 2019年03月15日 
JST資料番号： S0209A  ISSN： 1342-6893  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： テラヘルツ波を用いたイメージングが注目される一方で,用いるイメージセンサ自体が高価である問題があった.この問題に対し,アンテナ型CMOSテラヘルツイメージャは高速で動作する安価なテラヘルツイメージャであるが,読み出しアーキテクチャによっては,その性能を十分に発揮できないという問題を抱えていた.本研究ではこの問題に対し,ピクセル並列アーキテクチャを採用したアンテナ型CMOSテラヘルツイメージャを提案する.本イメージャは,ピクセル並列・VCO-Based ADCアーキテクチャによるグローバルシャッタ動作・ディジタルCDSの実現,218kV/W@0.93THzの応答性を持つ低消費電力テラヘルツ波検出回路の構築,また,安価な180nmSi-CMOSプロセスを用いたリアルタイムテラヘルツイメージングの実現を達成するものである。(著者抄録)

シソーラス用語： *イメージセンサ ,  *半導体プロセス ,  *CMOS ,  画素 ,  並列処理 ,  テラヘルツ波 ,  実時間処理 ,  VCO【発振器】 ,  AD変換器
準シソーラス用語： *CMOSプロセス ,  テラヘルツ ,  リアルタイム処理 ,  ADC【変換器】

分類 (2件)： 図形・画像処理一般  (JE04010I) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： CMOSプロセス ,  画素 ,  VCO ,  ADC