文献

J-GLOBAL ID：201902264823706706   整理番号：19A1117300

TIMOLOOP DNN加速器評価への系統的アプローチ【JST・京大機械翻訳】

Timeloop: A Systematic Approach to DNN Accelerator Evaluation

著者 (10件)： Parashar Angshuman (NVIDIA) ,  Raina Priyanka (Stanford University) ,  Shao Yakun Sophia (NVIDIA) ,  Chen Yu-Hsin (NVIDIA) ,  Ying Victor A. (Massachusetts Institute of Technology) ,  Mukkara Anurag (Massachusetts Institute of Technology) ,  Venkatesan Rangharajan (NVIDIA) ,  Khailany Brucek (NVIDIA) ,  Keckler Stephen W. (NVIDIA) ,  Emer Joel (Massachusetts Institute of Technology)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： ISPASS  ページ： 304-315  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,深いニューラルネットワーク(DNN)加速器のアーキテクチャ設計空間を評価し,探索するためのインフラストラクチャであるTimeloopを提示した。Timeloopは,ハードウェアトポロジーの広い空間を記述するために,DNN加速器のキーアーキテクチャと実装属性の簡潔で統一された表現を使用する。それは,特定のアーキテクチャに関する操作と段階データをスケジュールするために最良の方法を見つけるマッパを通して,DNN作業負荷のために性能とエネルギー効率の正確な予測を作り出すためにそれらのトポロジーをエミュレートすることができた。これにより,異なるアーキテクチャにわたる公平な比較を可能にし,DNN加速器の設計をより系統的にする。本論文では,Timeloopの基礎モデルとアルゴリズムを詳細に記述し,Timeloopにより可能になった事例研究からの結果を示し,DNNアーキテクチャ設計の現状に興味ある洞察を提供した。特に,データフローおよびメモリ階層共設計がエネルギー効率の最適化において重要な役割を果たすことを明らかにした。また,柔軟性と効率のトレードオフにより,多様な作業負荷を通して最良の性能とエネルギー効率を達成する単一アーキテクチャはまだ存在しない。これらの結果は,DNN加速器研究のための可能な方向へのインスピレーションを提供する。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： インフラストラクチャー ,  柔軟性 ,  アルゴリズム ,  位相幾何学 ,  エミュレーション ,  記憶階層 ,  最適化 ,  計算機アーキテクチャ ,  ニューラルネットワーク ,  事例研究 ,  エネルギー効率 ,  ハードウェア ,  *加速器
準シソーラス用語： データフロー ,  アーキテクチャ設計 , 【Automatic Indexing@JST】

分類 (3件)： 電力系統一般  (NB02000E) ,  電力変換器  (NB08030B) ,  医用画像処理  (JE04020T)

タイトルに関連する用語 (3件)： 加速器 ,  評価 ,  系統