文献

J-GLOBAL ID：201902267024865787   整理番号：19A1454389

SIMACC CPU-FPGA SoC上のカスタマイズされた加速器のための構成可能なサイクル精密シミュレータ【JST・京大機械翻訳】

SimAcc: A Configurable Cycle-Accurate Simulator for Customized Accelerators on CPU-FPGAs SoCs

著者 (6件)： Iordanou Konstantinos (The University of Manchester) ,  Palomar Oscar (The University of Manchester) ,  Mawer John (The University of Manchester) ,  Gorgovan Cosmin (The University of Manchester) ,  Nisbet Andy (The University of Manchester) ,  Lujan Mikel (The University of Manchester)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： FCCM  ページ： 163-171  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,高速計算機アーキテクチャシミュレーションと加速器IPのプロトタイピングのための柔軟なインフラストラクチャについて述べた。システムオンチップに対する傾向は,金型上への応用特異加速器を含むことである。しかし,ハードウェア加速器がシステムのプロセッサとどのように相互作用するか,全体の性能に及ぼす影響があるかどうかについては,まだ解決する必要がある重要な研究課題がある。この問題を解決するために,FPGAハードウェア加速器を用いて非修正アプリケーション実行可能性を直接シミュレーションできるインフラストラクチャを提案した。非修正アプリケーション連星を動的に計装化し,プロセッサ負荷/ストアおよびプログラムカウンタイベントと加速器により生成されるメモリアクセスを生成する。これらはFPGAベースのアウトオーダパイプラインモデルに送られる。著者らのインフラストラクチャの重要な特徴は,ユーザレベルで排他的にコード化する能力であり,実行時間において利用可能なハードウェアモデルを動的に発見し,使用することであり,不均一システムにおけるハードウェア加速器を試験し,同時に最適化することである。評価に関して,SPEC CPUベンチマークを用いて,精度と相対性能を実証するために,本システムとgem5の間の比較を示した。著者らのシステムは,実質的なFPGA資源を有する二重667MHzのArm Cortex-A9sを統合するZynqXC7045に実装されているにもかかわらず,32GBsのRAMを有するXeon E33.2GHz上で動作するgem5より性能が優れている。また,Mach Benchmark Suiteから得られた加速器とコンピュータビジョン応用からの他のカスタム加速器を用いて,加速器とプロセッサとの相互作用をシミュレートすることにおいて,このインフラストラクチャを評価した。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *カスタム化 ,  計数器 ,  高速度 ,  *シミュレータ ,  ベンチマーク ,  シミュレーション ,  ハードウェア ,  *FPGA ,  演算プロセッサ ,  応用プログラム ,  最適化 ,  計算機アーキテクチャ ,  プロトタイピング ,  インフラストラクチャー ,  *加速器

分類 (1件)： 計算機網  (JC03000K)

タイトルに関連する用語 (7件)： CPU ,  FPGA ,  SOC ,  カスタマイズ ,  加速器 ,  サイクル ,  シミュレータ