文献

J-GLOBAL ID：201902267368539024   整理番号：19A2769697

Verilogを用いたAMBA AHBバスプロトコルの効果的設計と実装【JST・京大機械翻訳】

Effective Design and Implementation of AMBA AHB Bus Protocol using Verilog

著者 (2件)： Deeksha L (NMAM Institute of Technolgy,Nitte,Dept. of ECE,Karkala,,India) ,  Shivakumar B. R (NMAM Institute of Technolgy,Nitte,Dept. of ECE,Karkala,,India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： ICISS  ページ： 1-5  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： コンピュータの性能はバス相互接続設計に強く依存する。効果的に設計されたシステムバスは,ガイドラインの伝送とメモリとプロセッサの間の情報,または周辺のゲインとメモリの間の情報を干渉することができる。Advanced Microコントローer Busアーキテクチャ(AMBA)仕様は,高性能マイクロコントローラオンチップ通信標準を定義する。AHBはAMBAコンベンションファミリーの一部である。AMBA AHBは,高性能,高クロックシステムモジュール用に設計されている。AHBはシステムの高性能バックボーンバスとして機能する。AHBは,プロセッサ,オンチップメモリおよび外部オフチップメモリインタフェイスへの低電力マクロセル周辺機能の効率的な接続をサポートする。全ての信号遷移は上昇するクロック端にのみ関係し,AHB周辺は容易に任意の設計フローに統合できる。本論文では,AMBA AHBの設計とVerilogを用いた実装について述べる。読出し/書込み操作を,Xilinxシミュレータ(R)を用いて実行した。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 計算機アーキテクチャ ,  クロック ,  シミュレータ ,  利得 ,  演算プロセッサ ,  コンピュータ ,  通信 ,  *記憶装置 ,  マクロセル ,  相互接続
準シソーラス用語： 読出し ,  設計フロー ,  低電力化 ,  オンチップメモリ ,  *Verilog , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (5件)： Verilog ,  バス ,  プロトコル ,  設計 ,  実装