文献
J-GLOBAL ID:201902273123514952   整理番号:19A0517248

ディジタル無線Mondiale30受信機のための高速かつ並列AAC復号器アーキテクチャ【JST・京大機械翻訳】

Fast and Parallel AAC Decoder Architecture for a Digital Radio Mondiale 30 Receiver
著者 (3件):
資料名:
巻:ページ: 14638-14646  発行年: 2017年 
JST資料番号: W2422A  ISSN: 2169-3536  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
ライブラジオステーションのための組込み実時間インデクシングエンジンは,ディジタル無線モノディール帯域における数百の圧縮オーディオストリームブロードキャストを復号するために,高速並列高度オーディオ符号化(AAC)復号器アーキテクチャを必要とする。いくつかのAACハードウェアコアユニットを単一チップに集積し,そのような高性能を達成するためにグローバルコントローラと同期させなければならない。本論文では,この課題に対処するための新しい並列AAC復号器アーキテクチャを提案した。提案したアーキテクチャは,複数のAAC復号器コアユニットを含み,その各々は,既存のAACデコーダコアユニットと比較して,2倍の高速化を達成し,一方,最適論理資源を使用した。提案したアーキテクチャは,既存のアーキテクチャに直面するいくつかの課題を克服する。Huffman復号器モジュールは,単語長に関係なくクロックサイクル当たり1単語を復号化し,逆量子化モジュールに対してより小さいルックアップテーブルサイズを達成した。逆修正離散余弦変換アーキテクチャを完全にパイプライン化し,資源共有技術を用いて論理領域を低減した。最初のプロトタイプをFPGAプラットフォーム上に実装した。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
符号理論 

前のページに戻る