文献

J-GLOBAL ID：201902277183536518   整理番号：19A0037059

VLSI回路設計のための浮動ランダムウォークに基づく静電容量ソルバに関する最近の進歩【JST・京大機械翻訳】

Recent Advance on Floating Random Walk Based Capacitance Solver for VLSI Circuit Design

著者 (3件)： Yu Wenjian (BNRist, Tsinghua University, Beijing, 100084, China) ,  Song Mingye (BNRist, Tsinghua University, Beijing, 100084, China) ,  Xu Zhezhao (BNRist, Tsinghua University, Beijing, 100084, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： ICSICT  ページ： 1-4  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 相互接続寄生性モデリングのための容量抽出は,品質集積回路(IC)設計のための正確な回路シミュレーションと物理的検証の基礎である。そのスケーラビリティと信頼性のために,浮動ランダムウォーク(FRW)ベースのソルバは,静電容量抽出のために広く使われてきた。本論文では,最近開発された分散並列FRWソルバおよび複雑な浮遊金属の取り扱いに関する技術について述べた。それらによって,非常に大規模な集積(VLSI)回路設計のための容量抽出/シミュレーションの効率性と正確さは,著しく改良した。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 浮遊 ,  相互接続 ,  品質 ,  集積回路 ,  *回路設計 ,  シミュレーション ,  *超LSI ,  *静電容量 ,  回路シミュレーション ,  信頼性 ,  モデリング ,  *酔歩 ,  *浮動
準シソーラス用語： *ソルバ ,  VLSI回路 , 【Automatic Indexing@JST】

分類 (2件)： 図形・画像処理一般  (JE04010I) ,  パターン認識  (JE07000S)

タイトルに関連する用語 (6件)： VLSI回路 ,  設計 ,  浮動 ,  ランダムウォーク ,  静電容量 ,  ソルバ