文献

J-GLOBAL ID：201902282778302923   整理番号：19A0106288

ノードマッピングによる通信性能の促進に対する遺伝的アプローチ

A Genetic Approach for Accelerating Communication Performance by Node Mapping

著者 (3件)： YOKOTA Takashi (Department of Information Systems Science, Graduate School of Engineering, Utsunomiya University) ,  OOTSU Kanemitsu (Department of Information Systems Science, Graduate School of Engineering, Utsunomiya University) ,  OHKAWA Takeshi (Department of Information Systems Science, Graduate School of Engineering, Utsunomiya University)
資料名： IEICE Transactions on Information and Systems (Web)  (IEICE Transactions on Information and Systems (Web))
巻： E101.D  号： 12  ページ： 2971-2975(J-STAGE)  発行年： 2018年 
JST資料番号： U0469A  ISSN： 1745-1361  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 本論文では,代表的な集合通信において継続時間を短縮することを試みた。物理的なものとは別に論理的アドレスシステムを導入し,論理的ノードアドレスを適切に再配置することにより,理想的な通信を実行するように通信オーバーヘッドを低減することを試みた。重要な問題の一つは論理的アドレスシステムの再構成であった。メタヒューリスティック解およびランダム探索戦略として遺伝的アルゴリズム(GA)を導入した。GAに基づく方法は,3トラヒックパターンの場合に最大2.50倍の高速化を達成した。(翻訳著者抄録)

シソーラス用語： ネットワークアーキテクチャ ,  *通信網 ,  写像 ,  *遺伝的アルゴリズム ,  性能 ,  *通信 ,  継続時間 ,  番地方式 ,  負荷 ,  発見的方法 ,  捜索 ,  通信信号 ,  メタヒューリスティクス ,  ランダム探索 ,  *ネットワークノード ,  *進化的計算
準シソーラス用語： アドレスシステム ,  トラヒック【通信】 ,  *ノード【通信】 ,  マッピング ,  *集合通信 ,  通信オーバーヘッド ,  通信性能

著者キーワード (5件)： 並列計算機 ,  相互接続ネットワーク ,  集団通信 ,  通信性能 ,  トポロジーマッピング

分類 (2件)： 通信網  (ND07030A) ,  数値計算  (JE02000J)

引用文献 (12件)：

• [1] T. Yokota, K. Ootsu, and T. Ohkawa, “A static packet scheduling approach for fast collective communication by using PSO,” IEICE Trans. Inf. & Syst., vol.E100-D, no.12, pp.2781-2795, Dec. 2017. DOI: 10.1587/transinf.2017PAP0015. 10.1587/transinf.2017pap0015
• [2] T. Yokota, K. Ootsu, and T. Ohkawa, “Large-scale interconnection network simulation methods based on cellular automata,” Proc. 5th International Symposium on Computing and Networking (CANDAR'17), pp.58-67, Nov. 2017. DOI: 10.1109/CANDAR.2017.52. 10.1109/candar.2017.52
• [3] A.Y. Wu, “Embedding of tree networks into hypercubes,” Journal of Parallel and Distributed Computing, vol.2, no.3, pp.238-249, Aug. 1985. DOI: 10.1016/0743-7315(85)90026-7. 10.1016/0743-7315(85)90026-7
• [4] J. Hu and R. Marculescu, “Energy- and performance-aware mapping for regular NoC architectures,” IEEE Trans. Comput.-Aided Design Integr. Circuits Syst., vol.24, no.4, pp.551-562, April 2005. DOI: 10.1109/TCAD.2005.844106. 10.1109/tcad.2005.844106
• [5] L. Bononi, N. Concer, M. Grammatikakis, M. Coppola, and R. Locatelli, “NoC topologies exploration based on mapping and simulation models,” Proc. 10th Euromicro Conference on Digital System Design Architectures, Methods and Tools (DSD 2007), pp.543-546, Aug. 2007. DOI: 10.1109/DSD.2007.4341521. 10.1109/dsd.2007.4341521

タイトルに関連する用語 (4件)： ノード ,  マッピング ,  通信性能 ,  促進