文献

J-GLOBAL ID：201902282833932521   整理番号：19A2771270

ビルディングブロックコンピューティングシステムの予備評価【JST・京大機械翻訳】

A Preliminary Evaluation of Building Block Computing Systems

著者 (8件)： Terashima Sayaka (Keio University) ,  Kojima Takuya (Keio University) ,  Okuhara Hayate (Keio University) ,  Musha Kazusa (Keio University) ,  Amano Hideharu (Keio University) ,  Sakamoto Ryuichi (The University of Tokyo) ,  Kondo Masaaki (The University of Tokyo) ,  Namiki Mitaro (Tokyo University of Agriculture and Technology)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： MCSoC  ページ： 312-319  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 誘導結合粗チップインタフェイス(TCI)による構築ブロックコンピューティングシステムは,3-Dチップスタックから成り,それぞれは小型専用チップである。積層チップの組合せを変えることにより,種々のタイプのシステムを構築できる。MIPS R3000互換プロセッサGeyserTT,ニューラルネットワーク加速器SNACC,およびチップSMTTのツインタワー構築のための共有メモリを,Renesas65nm低漏れCMOSプロセスを用いて開発した。それらは,TCI IP(知的財産)を提供し,そして,それらを積み重ねることによって,エスカレータネットワークを構築した。本論文では,RTLシミュレータによるスタックの各チップ評価結果と性能評価を示した。単一塔と双塔配置の性能を,Alexnetの一部を実装した場合のRTLシミュレーションにより推定した。評価結果は,GeyserTT+SNACCによる単一塔構成が,GeyserTTによる事例としておよそ2倍の性能を達成したことを示した。また,各単一実チップを用いた実験結果により,それらの全てが極端に低い電力消費で少なくとも50MHzで動作することを示した。双塔配置は,約6xのGeyserTTである単一塔の約2xを達成した。電力消費は単一塔では約276mW,ツイン塔では496MWであった。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： ネットワーク ,  三次元 ,  シミュレータ ,  エスカレータ ,  演算プロセッサ ,  ニューラルネットワーク ,  加速器 ,  性能評価 ,  電力消費 ,  シミュレーション ,  *計算機システム ,  塔状構造物 ,  共有メモリ ,  知的財産
準シソーラス用語： *ビルディングブロック , 【Automatic Indexing@JST】

分類 (2件)： 電子航法一般  (ND14010O) ,  システム設計・解析  (IA02030D)

タイトルに関連する用語 (1件)： 評価