文献
J-GLOBAL ID:201902284518278575   整理番号:19A1205227

モノのインターネットセキュリティのためのMigenを用いたAESのpythonベースFPGA実装【JST・京大機械翻訳】

Python-based FPGA implementation of AES using Migen for Internet of Things Security
著者 (4件):
資料名:
巻: 2019  号: ICMIMT  ページ: 194-198  発行年: 2019年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
インターネットに接続するために,インターネットに接続される広範囲のエンドユーザ機器に対して,インターネット(IoT)技術のインターネットへの接続が可能になっており,以前により多くの面倒で高価な方法を必要とする実データの豊富さと正確さをもたらしている。しかし,この連結性は,データセキュリティとサイバー攻撃のリスク増加におけるより多くの課題をもたらす。これらのloT技術の重要な要件となっているのは,改善され,より高速なセキュリティ方式である。フィールドプログラマブルゲートアレイ(FPGA)は,様々なサイバーセキュリティアルゴリズムを加速するために使用されてきた。しかしながら,FPGAは,それらの高度に並列な性質を通して,大量の計算能力を持つことができるが,それらは一般的にプログラムするのが難しい。そして,現代の暗号化方式の設計を考慮して,これは,これらのアーキテクチャのためのセキュリティにおける進歩への重要なボトルネックを引き起こしている。本論文では,loT暗号システムの高速プロトタイピングのためのPythonベースの高レベルFPGA設計ツールフローの利用を検討した。本論文では,Pythonベースのツールフローを用いて,128ビットのブロックとキーサイズを持つ先進暗号化標準(AES)アルゴリズムのバージョンを実装した。設計を機能的に検証し,Verilogハードウェア実装を生成し,シミュレーションし,次にFPGAプラットフォーム上で実行した。得られたFPGA設計の性能を資源利用とスループットに関して解析し,文献で報告された類似の手書きAES実装と比較した。FPGA実装は512.742MHzの周波数と65.63Gbpsのスループットを有し,ほとんどのIoTアプリケーションに対して十分に高速であることを見出した。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (3件):
分類
JSTが定めた文献の分類名称とコードです
図形・画像処理一般  ,  符号理論  ,  半導体集積回路 
タイトルに関連する用語 (4件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る