文献

J-GLOBAL ID：201902284999056815   整理番号：19A0516278

結合源とチャネル復号化のための高スループットFPGAアーキテクチャ【JST・京大機械翻訳】

A High-Throughput FPGA Architecture for Joint Source and Channel Decoding

著者 (4件)： Brejza Matthew F. (Department of Electronics and Computer Science, University of Southampton, Southampton, U.K.) ,  Maunder Robert G. (Department of Electronics and Computer Science, University of Southampton, Southampton, U.K.) ,  Al-Hashimi Bashir M. (Department of Electronics and Computer Science, University of Southampton, Southampton, U.K.) ,  Hanzo Lajos (Department of Electronics and Computer Science, University of Southampton, Southampton, U.K.)
資料名： IEEE Access  (IEEE Access)
巻： 5  ページ： 2921-2944  発行年： 2017年 
JST資料番号： W2422A  ISSN： 2169-3536  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： マルチメディア情報の無線伝送において,達成可能な伝送スループットと待ち時間は,ソースとチャネル符号化に関連する処理スループットと待ち時間によって制限される可能性がある。情報源とチャネル符号化の超高スループットと超低待ち時間処理は,無人車両の最初の人の遠隔制御のような新興の新しいビデオ伝送応用によって必要とされる。最近提案された単一誤り訂正(UEC)符号は,無線チャネルの容量に近づく伝送スループットにおけるビデオ情報の結合源とチャネル符号化(JSCC)を容易にする。本論文では,要求される超低処理待ち時間と同様に高処理スループットを達成するUEC符号の最初のハードウェア実装を提案した。これは,最近提案された完全並列ターボ復号器(FPTD)のアプリケーションを,純粋な独立チャネル符号化からJSCCに拡張することにより達成される。本論文では,ハードウェア効率とサポートフレーム長を増加させるために,FPTDに対するいくつかの新しい改良を提案した。これらの改良の長期進化ターボ符号とUEC符号への適用を実証した。著者らは,FPTDの以前の実装に対する2.4のハードウェア効率改善の因子と同様に,450Mbpsのスループットを達成する中距離フィールドプログラマブルゲートアレイ上で提案した完全並列設計を合成した。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 通信路符号化 ,  効率化 ,  情報源 ,  待ち時間 ,  *チャネル ,  *復号化 ,  無線伝送 ,  *FPGA ,  遠隔制御 ,  応用プログラム ,  *スループット ,  ハードウェア ,  マルチメディア ,  *計算機アーキテクチャ
準シソーラス用語： ターボ符号 , 【Automatic Indexing@JST】

分類 (1件)： 符号理論  (ND02030R)

タイトルに関連する用語 (5件)： チャネル ,  復号化 ,  高スループット ,  FPGA ,  アーキテクチャ