文献

J-GLOBAL ID：201902287328470464   整理番号：19A1771744

無ドープ1T DRAM 提案,設計,解析【JST・京大機械翻訳】

Dopingless 1T DRAM: Proposal, Design, and Analysis

著者 (2件)： James Akhil (Cadence Design Systems, Bengaluru, India) ,  Saurabh Sneh (Department of Electronics and Communications Engineering, Indraprastha Institute of Information Technology Delhi, New Delhi, India)
資料名： IEEE Access  (IEEE Access)
巻： 7  ページ： 88960-88969  発行年： 2019年 
JST資料番号： W2422A  ISSN： 2169-3536  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,電荷プラズマの概念を利用したドープなしの1T DRAM(DL-DRAM)を提案した。提案したデバイスは,二つの論理状態の間で正孔を保存し,微分するために,ミスアラインメント二重ゲートアーキテクチャを採用した。ソース,ドレイン,バックゲート,及びフロントゲートの仕事関数を最適化し,固有のシリコン体内の必要な濃度分布を達成した。TCADシミュレーションを用いて,素子中の読取/書込み機構を解析した。著者らの研究は,読み取り操作中の電流輸送の機構が,ソースの仕事関数に強く依存することを示した。ソース仕事関数が4.5eV未満であるとき,読み取りの間の輸送機構はドリフト拡散によって支配される。しかし,ソース仕事関数が4.5eVより大きいとき,読取の間の輸送機構はバンド間トンネリング(BTBT)によって支配される。一般的に,電流輸送の支配的な機構がBTBTであるとき,保持時間と読取-1/0電流比はより高く,電流輸送の支配的機構がドリフト-拡散である場合には,センスマージンはより低い。ドーピングの回避により,提案されたDL-DRAMはランダムなドーパントゆらぎから自由であることが期待される。さらに,イオン注入後に必要な高温アニーリング過程を避けることができた。DL-DRAMのより低い熱要求は,バイオ材料とオプトエレクトロニクスに適合し,3D VLSI集積におけるボトムMOSFETと相互接続保存を確実にするプロセスを用いてDRAMを作製する可能性を開く。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： ゆらぎ ,  不整合 ,  *DRAM ,  ドリフト ,  仕事関数 ,  シミュレーション ,  電流 ,  三次元 ,  焼なまし ,  正孔 ,  *ドーピング ,  電荷 ,  ドーパント
準シソーラス用語： TCAD ,  二重ゲート , 【Automatic Indexing@JST】

分類 (1件)： 信号理論  (ND02020G)

タイトルに関連する用語 (5件)： ドープ ,  DRAM ,  提案 ,  設計 ,  解析