文献

J-GLOBAL ID：201902288669502953   整理番号：19A1196650

ANN-PSOを用いた14nm技術におけるFinFET構成の性能最適化【JST・京大機械翻訳】

Performance Optimization of FinFET Configurations at 14 nm Technology Using ANN-PSO

著者 (2件)： Srishti (Department of Electronics and Communication Engineering, GNDEC, Ludhiana, Punjab, India) ,  Kaur Jasmeet (Department of Electronics and Communication Engineering, GNDEC, Ludhiana, Punjab, India)
資料名： Communications in Computer and Information Science  (Communications in Computer and Information Science)
巻： 892  ページ： 408-417  発行年： 2019年 
JST資料番号： W5071A  ISSN： 1865-0929  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： ドイツ (DEU)  言語： 英語 (EN)

抄録/ポイント： 本論文では,14nm FinFETのデバイス性能を解析し,イオン,イオフ,イオン/オフ,SS,DIBLおよび電力散逸のような電気的パラメータを測定した。これらの素子をV-I特性の観点から解析した。さらに,デバイス性能に及ぼすフィン幅の影響を,14nm技術において異なるトップフィン幅を有する類似FinFETを設計することによって研究した。設計した構造をドリフト拡散モデルを用いてシミュレートした。結果を検証するために,同じ構造を設計し,20nmのゲート長でシミュレーションした。また,FinFETの性能をPSOアルゴリズムを用いてANNを用いて最適化した。両方の結果,すなわち,最適化結果とシミュレーション結果は,0.48%の誤差と密接に一致した。Copyright 2019 Springer Nature Singapore Pte Ltd. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： フィン ,  *最適化 ,  パラメータ ,  イオン ,  シミュレーション
準シソーラス用語： 粒子群最適化 ,  ゲート長 ,  ドリフト拡散 ,  DIBL ,  性能最適化 ,  *FinFET , 【Automatic Indexing@JST】

著者キーワード (4件)： フィン幅 ,  FinFET ,  SCEs ,  ANNとPSO

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (3件)： PSO ,  FinFET ,  性能最適化