文献

J-GLOBAL ID：201902299187168681   整理番号：19A1205852

超低エネルギーのiotと機械学習応用のための二重励起単一ラインキャッシュSRAMアーキテクチャ【JST・京大機械翻訳】

A Double Pumped Single-Line-Cache SRAM Architecture for Ultra-low Energy IoT and Machine Learning Applications

著者 (2件)： Banerjee Arijit ,  H. Calhoun Benton
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： VLSID  ページ： 299-304  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： IoTと機械学習推論SoCは,拡張期間のために反復メモリ読取を繰り返す。限られたエネルギー収支により,これらのSoCは組込みメモリの再最適化超低エネルギー(ULE)SRAMへの使用を制限する。本研究では,近閾値読み込まれたSRAMの読取活性因子を低減するSRAM埋込み単一線キャッシュ(SLC)アーキテクチャを提案した。著者らの方式は,電圧スケール8T SRAMにおける半選択問題を避けるために,二重ポンプ単一サイクル書込みバック方式を採用した。本研究は,逐次読取のためのSLCの採用が,ULE IoTと機械学習応用のための通常の読み取り操作と比較して,SF_0.5V_27Cにおける5.7Xの最悪の読取エネルギー節約を達成し,ランダム逐次読取に対して80%以上節約することを示した。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *計算機アーキテクチャ ,  エネルギー収支 ,  選択問題 ,  省エネルギー ,  電圧 ,  *キャッシュメモリ ,  記憶装置 ,  最適化 ,  *機械学習 ,  *二重励起状態 ,  *SRAM
準シソーラス用語： 埋込みメモリ ,  システムオンチップ ,  モノのインターネット ,  *低エネルギー , 【Automatic Indexing@JST】

分類 (2件)： 図形・画像処理一般  (JE04010I) ,  計算機網  (JC03000K)

タイトルに関連する用語 (8件)： 低エネルギー ,  IoT ,  機械学習 ,  応用 ,  二重励起 ,  キャッシュ ,  SRAM ,  アーキテクチャ