半導体装置

発明者：
出願人/特許権者：
代理人 (6件)：出口智也 , 永井浩之 , 中村行孝 , 佐藤泰和 , 朝倉悟 , 鈴木健之
公報種別：公開公報
出願番号（国際出願番号）：特願2018-043184
公開番号（公開出願番号）：特開2019-160923
出願日： 2018年03月09日
公開日（公表日）： 2019年09月19日
要約：

【課題】ゲート周りの電流集中を抑えて破壊を抑制することが可能な半導体装置を提供する。【解決手段】第1面および第1面と反対側の第2面を有する第1導電型の半導体基板と、第1面に形成された第2導電型の第1半導体領域と、第1半導体領域上に形成された第1電極と、第1半導体領域に形成された第1導電型の第2半導体領域と、第2半導体領域上に形成された第2電極と、第2半導体領域を貫通し、第1面に露呈する第1半導体領域が第2電極と電気的に接続された第1ショート部と、第2面に形成された第2導電型の第3半導体領域と、第3半導体領域上に形成された第3電極と、第1電極の端と第1ショート部との間に、平面視で第1電極を囲むように第2半導体領域を貫通し、第1面に露呈する第1半導体領域が第2電極と電気的に接続する第2ショート部と、を有する。【選択図】図1

請求項（抜粋）：

第1面および前記第1面と反対側の第2面を有する第1導電型の半導体基板と、前記第1面に形成された第2導電型の第1半導体領域と、前記第1半導体領域上に形成された第1電極と、前記第1半導体領域に形成された第1導電型の第2半導体領域と、前記第2半導体領域上に形成された第2電極と、前記第2半導体領域を貫通し、前記第1面に露呈する前記第1半導体領域が前記第2電極と電気的に接続された第1ショート部と、前記第2面に形成された第2導電型の第3半導体領域と、前記第3半導体領域上に形成された第3電極と、前記第1電極の端と前記第1ショート部との間に、平面視で前記第1電極を囲むように前記第2半導体領域を貫通し、前記第1面に露呈する前記第1半導体領域が前記第2電極と電気的に接続する第2ショート部と、を有することを特徴とする半導体装置。

IPC (3件)：

H01L 29/74 , H01L 29/41 , H01L 29/417

FI (5件)：

H01L29/74 W , H01L29/74 F , H01L29/74 J , H01L29/44 P , H01L29/50 B

Fターム (12件)：

4M104CC01 , 4M104FF02 , 4M104FF11 , 4M104FF32 , 4M104GG07 , 4M104GG18 , 4M104HH20 , 5F005AA02 , 5F005AB02 , 5F005AD01 , 5F005AD02 , 5F005AF01

引用特許：

出願人引用 (2件)

特開昭54-087487
特開昭54-046488

審査官引用 (2件)

特開昭54-087487
特開昭54-046488

前のページに戻る