特許

J-GLOBAL ID：201903001239200825

半導体記憶装置

発明者： 渡邉 稔史 ,  安彦 尚文
出願人/特許権者： 東芝メモリ株式会社
代理人 (5件)： 蔵田 昌俊 ,  野河 信久 ,  峰 隆司 ,  河野 直樹 ,  鵜飼 健
公報種別：公開公報
出願番号（国際出願番号）：特願2018-092889
公開番号（公開出願番号）：特開2019-200826
出願日： 2018年05月14日
公開日（公表日）： 2019年11月21日
要約：

【課題】 書き込み性能を向上する。【解決手段】 実施形態の半導体記憶装置は、複数のメモリセルを含むメモリセルアレイ20と、複数のメモリセルにそれぞれ接続された複数のビット線と、複数のメモリセルに共通接続されたワード線と、ワード線にプログラム電圧を印加して、複数のメモリセルにデータをプログラムする制御回路24とを含む。制御回路24は、ワード線にプログラム電圧を印加している第1期間内に、複数のビット線に含まれる第1ビット線に印加する電圧を変化させる。【選択図】 図10

請求項（抜粋）：

複数のメモリセルを含むメモリセルアレイと、 前記複数のメモリセルにそれぞれ接続された複数のビット線と、 前記複数のメモリセルに共通接続されたワード線と、 前記ワード線にプログラム電圧を印加して、前記複数のメモリセルにデータをプログラムする制御回路と を具備し、 前記制御回路は、 前記ワード線に前記プログラム電圧を印加している第1期間内に、前記複数のビット線に含まれる第1ビット線に印加する電圧を変化させる 半導体記憶装置。

IPC (5件)：

G11C 16/10 ,  G11C 16/08 ,  G11C 16/24 ,  G11C 16/32 ,  G11C 11/56

FI (6件)：

G11C16/10 140 ,  G11C16/08 130 ,  G11C16/24 110 ,  G11C16/24 120 ,  G11C16/32 ,  G11C11/56 210

Fターム (43件)：

5B225BA02 ,  5B225BA19 ,  5B225CA01 ,  5B225CA15 ,  5B225CA18 ,  5B225DA03 ,  5B225DB02 ,  5B225DB08 ,  5B225DB09 ,  5B225DB22 ,  5B225DB23 ,  5B225DB28 ,  5B225DB29 ,  5B225DB30 ,  5B225DB37 ,  5B225DC03 ,  5B225DD05 ,  5B225DD08 ,  5B225DE08 ,  5B225DE13 ,  5B225DE14 ,  5B225DE20 ,  5B225EA05 ,  5B225EA07 ,  5B225EB10 ,  5B225EC06 ,  5B225EC09 ,  5B225ED07 ,  5B225ED09 ,  5B225EE04 ,  5B225EE09 ,  5B225EE12 ,  5B225EE14 ,  5B225EE15 ,  5B225EE18 ,  5B225EG10 ,  5B225EG17 ,  5B225EH04 ,  5B225EK01 ,  5B225EK02 ,  5B225EK07 ,  5B225FA01 ,  5B225FA02