特許

J-GLOBAL ID：201903001257217433

半導体装置の製造方法

発明者： 峰田 徳昭
出願人/特許権者： ルネサスエレクトロニクス株式会社
代理人 (1件)： 特許業務法人筒井国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2018-090608
公開番号（公開出願番号）：特開2019-197796
出願日： 2018年05月09日
公開日（公表日）： 2019年11月14日
要約：

【課題】半導体装置の信頼性を向上する。【解決手段】半導体装置の製造方法は、複数のデバイス形成領域がマトリクス状に配置されたリードフレームを準備する工程、各々のデバイス領域に半導体チップを搭載するダイボンディング工程、各々の半導体チップを個別に封止体で被覆する樹脂封止工程、封止体から露出した部分のリードのアウター部にメッキを施すリードメッキ工程、を有する。そして、樹脂封止工程とリードメッキ工程との間に、樹脂封止工程における不良品を検出する検査工程、および、不良品のデバイス領域を除去する不良品除去工程を有する。【選択図】図3

請求項（抜粋）：

(a)ダイパッドと、インナー部およびアウター部を備えた複数本のリードと、を含む複数のデバイス領域がマトリクス状に配置されたリードフレームを準備する工程、 (b)前記複数のデバイス領域の夫々において、前記ダイパッド上に接着層を介して半導体チップを搭載する工程、 (c)前記複数のデバイス領域の夫々において、前記半導体チップ、前記リードの前記インナー部、前記接着層および前記ダイパッドを封止する封止体を形成する工程、 (d)前記封止体から露出した前記リードの前記アウター部にメッキ層を形成する工程、 を有し、 前記工程(c)と前記工程(d)との間に、 (e)複数のデバイス領域の夫々において、前記工程(c)で発生した不良品を検出する工程、 (f)前記不良品となった前記デバイス領域を、前記リードフレームから除去する工程、を有する、半導体装置の製造方法。

IPC (2件)：

H01L 21/56 ,  H01L 23/50

FI (2件)：

H01L21/56 T ,  H01L23/50 D

Fターム (7件)：

5F061AA01 ,  5F061BA01 ,  5F061CA21 ,  5F061CB13 ,  5F061DA06 ,  5F061GA03 ,  5F067DC11