特許

J-GLOBAL ID：201903002089509578

半導体装置

発明者： 泉田 貴士
出願人/特許権者： 東芝メモリ株式会社
代理人 (4件)： 日向寺 雅彦 ,  小崎 純一 ,  市川 浩 ,  白井 達哲
公報種別：公開公報
出願番号（国際出願番号）：特願2018-047290
公開番号（公開出願番号）：特開2019-161077
出願日： 2018年03月14日
公開日（公表日）： 2019年09月19日
要約：

【課題】高速動作が可能な縦型半導体装置を提供する。【解決手段】半導体装置は、半導体層と、第1配線と、第2配線と、制御電極と、を備える。半導体層は、第1チャネル部と第2チャネル部とを有し、前記第1チャネル部および前記第2チャネル部は、それぞれ基板の表面と交差する第1方向に延びる。前記第1配線は、前記半導体層の前記第1方向における一方の端に接続され、前記基板の前記表面に沿った第2方向に延びる。第2配線は、前記半導体層の前記第1方向における他方の端に接続される。制御電極は、前記基板の表面に沿った第3方向であって、前記第2方向と交差する第3方向に延び、前記第1チャネル部と前記第2チャネル部との間に位置する部分を含み、前記半導体層から電気的に絶縁される。【選択図】図1

請求項（抜粋）：

基板と、 第1チャネル部と第2チャネル部とを有し、前記第1チャネル部および前記第2チャネル部は、それぞれ前記基板の表面と交差する第1方向に延びる半導体層と、 前記半導体層の前記第1方向における一方の端に接続され、前記基板の前記表面に沿った第2方向に延びる第1配線と、 前記半導体層の前記第1方向における他方の端に接続された第2配線と、 前記基板の表面に沿った第3方向であって、前記第2方向と交差する第3方向に延び、前記第1チャネル部と前記第2チャネル部との間に位置する部分を含み、前記半導体層から電気的に絶縁された制御電極と、 を備えた半導体装置。

IPC (4件)：

H01L 21/823 ,  H01L 27/105 ,  H01L 29/78 ,  H01L 21/336

FI (7件)：

H01L27/105 448 ,  H01L29/78 652H ,  H01L29/78 653A ,  H01L29/78 653D ,  H01L29/78 656C ,  H01L29/78 652K ,  H01L29/78 658F

Fターム (12件)：

5F083FZ10 ,  5F083GA01 ,  5F083GA02 ,  5F083GA03 ,  5F083GA10 ,  5F083HA02 ,  5F083JA02 ,  5F083JA39 ,  5F083JA56 ,  5F083KA01 ,  5F083KA06 ,  5F083PR40