レベルシフト回路

発明者：
出願人/特許権者：
代理人 (4件)：田▲崎▼ 聡 , 鈴木慎吾 , 西澤和純 , 竹村壽
公報種別：特許公報
出願番号（国際出願番号）：特願2016-016129
公開番号（公開出願番号）：特開2017-135657
特許番号：特許第6611007号
出願日： 2016年01月29日
公開日（公表日）： 2017年08月03日
請求項（抜粋）：

【請求項1】電源間に電流路が直列接続された第1のPMOSトランジスタと第1のNMOSトランジスタを有し、前記第1のPMOSトランジスタのゲートには入力発振信号が第1のDCカットコンデンサを介して入力され、前記第1のNMOSトランジスタのゲートには前記入力発振信号が第2のDCカットコンデンサを介して入力され、前記第1のPMOSトランジスタと前記第1のNMOSトランジスタの接続節点を出力端子とするレベルシフタ部と、前記電源間に順に電流路が直列接続された第2のPMOSトランジスタと第1の抵抗素子と第2の抵抗素子と第2のNMOSトランジスタとを有し、前記第1の抵抗素子と前記第2の抵抗素子の接続節点をバイアス電圧端子とするバイアス電圧発生回路とを具備し、前記第1のPMOSトランジスタのゲート及び第2のPMOSトランジスタのゲートは、前記第2のPMOSトランジスタのドレイン電圧に基づいてバイアスされ、前記第1のNMOSトランジスタのゲート及び第2のNMOSトランジスタのゲートは、前記第2のNMOSトランジスタのドレイン電圧に基づいてバイアスされ、前記前記出力端子は、前記バイアス電圧端子の電圧によってバイアスされるとともに、前記入力発振信号に対してレベルシフトされた出力発振信号を前記出力端子から得ることを特徴とするレベルシフト回路。

IPC (2件)：

H03K 19/0185 ( 200 6.01) , H03B 5/02 ( 200 6.01)

FI (2件)：

H03K 19/018 230 , H03B 5/02 D

前のページに戻る