特許
J-GLOBAL ID：201903007565975401
メモリコントローラおよびメモリコントローラで実施される方法
発明者：
出願人/特許権者：
代理人 (6件)：
大塚 康徳
, 大塚 康弘
, 高柳 司郎
, 木村 秀二
, 下山 治
, 永川 行光
公報種別：公開公報
出願番号（国際出願番号）：特願2018-088862
公開番号（公開出願番号）：特開2019-194811
出願日： 2018年05月02日
公開日（公表日）： 2019年11月07日
要約：
【課題】所定のサイズに満たないデータの転送時に生じるペナルティの影響を軽減し、メモリアクセス効率の低下を抑制または除去するメモリコントローラを提供する。【解決手段】メモリコントローラ202は、DRAM103に所定のサイズのデータを書き込むための第1ライトコマンドと、DRAMに所定のサイズに満たないサイズのデータを書き込むための第2ライトコマンドと、を発行可能に構成される。また、DRAMに対する要求をバスから受信する受信手段204と、先行するコマンドを発行してから第2ライトコマンドを発行するまでの期間内に、要求の受信順に従うと第2ライトコマンドよりも後となるコマンドが発行可能か否かを判定する判定手段214と、発行可能と判定されたコマンドを第2ライトコマンドよりも先に発行する発行手段218と、を備える。【選択図】図2
請求項（抜粋）：
DRAMに所定のサイズのデータを書き込むための第1ライトコマンドと、DRAMに前記所定のサイズに満たないサイズのデータを書き込むための第2ライトコマンドと、を発行可能に構成されたメモリコントローラであって、
DRAMに対する要求をバスから受信する受信手段と、
先行するコマンドを発行してから第2ライトコマンドを発行するまでの期間内に、要求の受信順に従うと前記第2ライトコマンドよりも後となるコマンドが発行可能か否かを判定する判定手段と、
発行可能と判定されたコマンドを前記第2ライトコマンドよりも先に発行する発行手段と、を備えるメモリコントローラ。
IPC (2件)：
FI (2件)：
G06F12/00 564A
, G11C11/4096 550
5B160CA04
, 5B160CB04
, 5M024JJ03
, 5M024JJ60
, 5M024PP01
, 5M024PP07
, 5M024PP10
