半導体記憶装置、半導体記憶装置の製造方法及び電子機器

発明者：
出願人/特許権者：
代理人 (4件)：亀谷美明 , 金本哲男 , 萩原康司 , 松本一騎
公報種別：公開公報
出願番号（国際出願番号）：特願2018-040988
公開番号（公開出願番号）：特開2019-160841
出願日： 2018年03月07日
公開日（公表日）： 2019年09月19日
要約：

【課題】より最適化された構造の強誘電体キャパシタをメモリセルとして備える半導体記憶装置及び電子機器を提供する。【解決手段】半導体基板の活性領域に設けられた電界効果トランジスタと、強誘電体膜を挟持する第1キャパシタ電極及び第2キャパシタ電極を有し、前記第1キャパシタ電極が前記電界効果トランジスタのソース又はドレインの一方に電気的に接続された強誘電体キャパシタと、前記強誘電体キャパシタの前記第2キャパシタ電極に電気的に接続されたソース線と、前記電界効果トランジスタのソース又はドレインの他方に電気的に接続されたビット線と、を備え、前記電界効果トランジスタのゲート電極は、前記活性領域を越えて第1方向に延伸し、前記ソース線及び前記ビット線は、前記第1方向と直交する第2方向に延伸する、半導体記憶装置。【選択図】図2

請求項（抜粋）：

半導体基板の活性領域に設けられた電界効果トランジスタと、強誘電体膜を挟持する第1キャパシタ電極及び第2キャパシタ電極を有し、前記第1キャパシタ電極が前記電界効果トランジスタのソース又はドレインの一方に電気的に接続された強誘電体キャパシタと、前記強誘電体キャパシタの前記第2キャパシタ電極に電気的に接続されたソース線と、前記電界効果トランジスタのソース又はドレインの他方に電気的に接続されたビット線と、を備え、前記電界効果トランジスタのゲート電極は、前記活性領域を越えて第1方向に延伸し、前記ソース線及び前記ビット線は、前記第1方向と直交する第2方向に延伸する、半導体記憶装置。

IPC (2件)：

H01L 27/115 , H01L 21/768

FI (3件)：

H01L27/11507 , H01L27/11504 , H01L21/90 C

Fターム (82件)：

5F033GG01 , 5F033GG02 , 5F033HH04 , 5F033HH08 , 5F033HH11 , 5F033HH18 , 5F033HH19 , 5F033HH25 , 5F033HH32 , 5F033HH33 , 5F033JJ18 , 5F033JJ19 , 5F033JJ32 , 5F033JJ33 , 5F033KK01 , 5F033KK18 , 5F033KK19 , 5F033KK25 , 5F033KK32 , 5F033KK33 , 5F033MM01 , 5F033MM02 , 5F033MM07 , 5F033NN07 , 5F033PP06 , 5F033PP09 , 5F033PP15 , 5F033QQ09 , 5F033QQ16 , 5F033QQ19 , 5F033QQ31 , 5F033QQ48 , 5F033QQ74 , 5F033QQ76 , 5F033QQ89 , 5F033QQ90 , 5F033RR03 , 5F033RR04 , 5F033RR06 , 5F033RR08 , 5F033SS11 , 5F033SS13 , 5F033SS15 , 5F033SS25 , 5F033TT02 , 5F033TT08 , 5F033VV06 , 5F033VV10 , 5F033VV16 , 5F033XX01 , 5F033XX02 , 5F033XX03 , 5F033XX09 , 5F033XX10 , 5F033XX31 , 5F083FR02 , 5F083GA02 , 5F083GA06 , 5F083GA09 , 5F083HA02 , 5F083HA06 , 5F083JA02 , 5F083JA05 , 5F083JA14 , 5F083JA15 , 5F083JA19 , 5F083JA35 , 5F083JA36 , 5F083JA37 , 5F083JA38 , 5F083JA39 , 5F083JA40 , 5F083JA43 , 5F083JA56 , 5F083KA01 , 5F083KA05 , 5F083LA12 , 5F083LA16 , 5F083PR05 , 5F083PR21 , 5F083PR34 , 5F083PR36

前のページに戻る